VI ĐIỀU KHIỂN AVR – ATMEGA88 Loại vi điều khiển họ AVR RISC là do công ty Atmel sản suất, với kiến trúc RISC (Reduce Instruction Set Computer). Với những ưu điểm được nêu ra sau đây, loại chip này đang được d ùng rộng dãi trong các hệ thống nhúng. Các đặc điểm chính: 1-Kiến trúc RISC với hầu hết các lệnh có chiều dài cố định, truy nhập bộ nhớ nạp – lưu trữ và 32 thanh nghi đa năng. 2- Có nhiều bộ phận ngoại vi ngay trên chip, bao gồm: Cổng và/ra số, bộ biến đổi ADC, bộ nhớ EEFROM, bộ định thời, bộ điều chế độ rộng xung (PWM), … 3- H ầu hết các lệnh đều thực hiện trong một chu kỳ xung nhịp. 4- Hoạt động với chu kỳ xung nhịp cao, có thể lên đến 20 MHz tuỳ thuộc từng loại chip cụ thể. 5- Bộ nhớ chương trình va bộ nhớ dữ liệu được tích hợp ngay trên chip. 6- Kh ả năng lập trình được trong hệ thống, có thể lập trình được ngay khi đang được cấp nguồn tr ên bản mạch không cần phải nhấc chip ra khỏi bản mạch. 7- Hỗ trợ cho việc lập trình bằng ngôn ngữ bậc cao – ngôn ngữ C. Sau đây là các đặc tính của loại vi điều khiển Atmega88. 1.1 CÁC ĐẶC TÍNH: - Hiệu năng cao, tiêu thụ năng lượng ít - Kiến trúc RISC o 131 lệnh mạnh, hầu hết các lênh thực hiện trong một chu kỳ o 32 Thanh ghi 8-bit đa năng o Tốc độc thực hiện lên tới 20 triệu lệnh trong 1 giây với tần số 20MHz o Có 2 bộ nhân, mỗi bộ thực hiện trong thời gian 2 chu kỳ - Các bộ nhớ chương trình và dữ liệu cố định o 8 Kb bộ nhớ flash có khả năng tự lập trình trong hệ thống Có thể thực hiện được 10.000 lần ghi/xoá o Vùng mã Boot tuỳ chọn với những bit khoá độc lập Lập trình trên trong hệ thống bởi chương trình on-chip Boot Thao tác đọc trong khi nghi thực sự o 512 bytes EEFROM Có th ể thực hiện 100.000 lần ghi /xoá o 1Kb SRAM bên trong o Lập trình Khoá an ninh phần mềm - Ghép nối ngoại vi o 2 bộ định thời/ bộ đếm 8 bit với các chế độ tỷ lệ định trước và ch ế độ so sánh. o 1 bộ định thời/ bộ đếm 16 bit với các chế độ tỷ lệ định trước riêng biệt, chế độ so sánh và chế độ bắt giữ o Bộ thời gian thực với bộ tạo dao động riêng biệt o 6 kênh PWM o 6 kênh, ADC 10 bit o Giao điện nối tiếp 2 dây hướng tới byte o Bộ truyền tin nối tiếp USART khả trình o Giao diện SPI chủ / tớ o Watchdog Timer khả trình với bộ tạo dao động bên trong riêng bi ệt o Máy so mẫu tương tự bên trong o Ngắt và đánh thức theo sự thay đổi của các chân. - Các đặc điểm đặc biệt khác. o Power-on Reset và dò Brown-out khả trình. o Bộ tạo dao động được định cỡ bên trong. o Các nguồn ngắt bên trong và bên ngoài. o 5 chế độ ngủ: Nhàn rỗi, giảm ồn ADC, tiết kiệm năng lượng, giảm năng lượng tiêu thụ, chờ - I/O và các loại. o 23 đường I/O khả trình. - Điện áp hoạt động. o 1.8 – 5.5 V - Nhi ệt độ hoạt động: -40 o C-85 o C - Các t ốc độ. o 0-4 MHz khi điện áp 1.8-5.5V, 0-10 MHz khi điện áp 2.7-5.5V - Tiêu th ụ năng lượng tại 1 MHz, 3V, 25 o C đối với ATmega32L. o Hoạt động tích cực:  1MHz, 1.8V: 240A  32 kHz, 1.8V: 15A (bao gồm cả bộ dao động) o Chế độ năng lượng thấp: 1 A khi điện áp 1.8V Sơ đồ khối, H ình 1.1 Hình 1.1 Sơ đồ khối vi điều khiển AVR Cốt lõi của AVR là sự kết hợp tập lệnh đầy đủ với các thanh ghi đa năng 32 bit. Tất cả các thanh ghi 32 bit này liên kết trực tiếp với khối xử lý số học và logic (ALU) cho phép 2 thanh ghi độc lập được truy cập trong một lệnh đơn trong 1 chu kỳ đồng hồ. Kết quả l à tốc độ nhanh gấp 10 lần các bộ vi điều khiển CISC thường. Với các tính năng đã nêu, chế độ nghỉ (Idle) CPU trong khi cho phép bộ truyền tin nối tiếp đồng bộ USART, giao tiếp 2 dây, chuyển đổi A/D, SRAM, bộ đếm bộ định thời, cổng SPI và hệ thống các ngắt vẫn hoạt động. Chế độ Power-down lưu giữ nội dung của các thanh ghi nhưng làm đông lạnh bộ tạo dao động, thoát khỏi các chức năng của chip cho đến khi có ngắt ngoài hoặc là reset phần cứng. Chế độ Power-save đồng hồ đồng bộ tiếp tục chạy cho phép chương trình sử dụng giữ được đồng bộ thời gian nhưng các thiết bị còn lại là ngủ. Chế độ ADC Noise Reduction dừng CPU và tất cả các thiết bị còn lại ngoại trừ đồng hồ đồng bộ và ADC, tối thiểu hoá switching noise trong khi ADC đang hoạt động. Trong chế độ standby, bộ tạo dao động (thuỷ tinh thể/bộ cộng hưởng) chạy trong khi các thiết bị còn l ại ngủ. Các điều này cho phép bộ vi điều khiển khởi động rất nhanh trong chế độ tiêu thụ công suất thấp. Thiết bị được sản xuất sử dụng công nghệ bộ nhớ cố định mật độ cao của Atmel. Bộ nhớ On-chip ISP Flash cho phép lập trình lại vào hệ thống qua giao diện SPI bởi bộ lập trình bộ nhớ cố đinh truyền thống hoặc bởi chương trình On-chip Boot chạy trên lõi AVR. Chương trình boot có thể sử dụng bất cứ giao điện nào để download chương trình ứng dụng trong bộ nhớ Flash ứng dụng. Phần mềm trong v ùng Boot Flash sẽ tiếp tục chạy trong khi vùng Application Flash được cập nhật, cung cấp thao tác Read-While-Write thực sự. Bằng việc kết hợp 1 bộ 8-bit RISC CPU với In-System Self- Programmable Flash trong ch ỉ nguyên vẹn 1 chip Atmel Atmega88 là một bộ vi điều khiển mạnh có thể cung cấp giải pháp có tính linh động cao, giá thành r ẻ cho nhiều ứng dụng điều khiển nhúng. Atmega88 AVR được hỗ trợ bởi bộ chương trình đầy đủ và các tool để phát triển hệ thống, báo gồm: Bộ biên dịch C, macro assemblers, program debugger/simulators, in-circuit emulators và evaluation kits. 1.2 SƠ ĐỒ CÁC CHÂN Hình 1.2 Sơ đồ chân Mô tả các chân VCC Điện áp cung cấp số. GND Chân nối đất. Port B (PB7:0) Port B là cổng I/O 8-bit hai chiều với các điện trở pull-up bên trong (được lựa chọn cho mỗi bit). Bộ đệm đầu ra của Port B có đặc tính điều kiển cân đối với cả tín hiệu source và sink. Khi là tín hiệu đầu vào, các chân của cổng B sẽ tiêu thụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của Port B là 3 trạng thái khi có tín hiệu reset được kích hoạt, thậm chí đồng hồ không chạy. - Tuỳ thuộc việc đặt các cầu chì lựa chọn xung nhịp, chân PB6 có thể được sử như là đầu vào bộ khuyếch đại dao động đảo và đầu vào mạch thao tác xung nhịp bên trong. - Tu ỳ thuộc việc đặt các cầu chì lựa chọn xung nhịp, chân PB67 có thể được sử như là đầu ra từ bộ khuyếch đại dao động đảo. - Nếu như bộ dao động RC định cỡ bên trong đưoc sử dụng nhw là nguồn xung nhịp của chíp bên trong thì PB7 6 được sử dụng như là đầu vào TOSC2 1 cho Timer/Counter2 nếu như bit AS2 trong thanh ghi ASSR được đặt. Port C (PC5:0) Port C là cổng I/O 7-bit hai chiều với các điện trở pull-up bên trong (được lựa chọn cho mỗi bit). Bộ nhớ đệm đầu ra của Port C có đặc tính điều kiển cân đối với cả tín hiệu source và sink. Khi là các tín hiệu đầu vào, các chân của cổng C sẽ tiêu thụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của Port C là 3 trạng thái khi có tín hiệu reset được kích hoạt, thậm chí đồng hồ không chạy. - PC6/Reset: Nếu cầu chì RSTDISBL được lập trình, PC6 được sử dụng như là một chân I/O. Chú ý rằng đặc tính về điện của PC6 khác với các chân PC khác. - PC6/Reset: Nếu cầu chì RSTDISBL không được lập trình, PC6 được sử dụng như là một chân đầu vào Reset. Khi tín hiệu ở mức thấp dài hơn độ d ài của xung nhỏ nhất sẽ gây ra Reset th ậm chí các xung nhịp không còn. Port D (PD7:0) Port D à cổng I/O 8-bit hai chiều với các điện trở pull- up bên trong (được lựa chọn cho mỗi bit). Bộ đệm đầu ra của Port D có đặc tính điều kiển cân đối với cả tín hiệu source v à sink. . Khi là các tín hi ệu đầu vào, các chân của cổng C sẽ tiêu th ụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của Port C là 3 trạng thái khi có tín hiệu reset được kích hoạt, thậm chí đồng hồ không chạy. AV CC AV CC là chân cấp điện cho cổng A và bộ biến đổi A/D, PC3:0. và ADC7:6. Nó được nối nội bộ đến V CC ngay cả trong trường hợp ADC không được sử dụng. Nếu ADC được sử dụng, nó phải được nối với VCC qua bộ lọc thông thấp. Chú ý rằng PC6:4 được sử dụng điện áp V CC . AREF AREF là chân tín hiệu tham chiếu analog nối vào bộ biến đổi A/D. 1.3 KIẾN TRÚC TỔNG QUAN Hình 1.3 Sơ đồ kiến trúc AVR Để tối đa hoá hiệu năng tính năng và song song, AVR sử dụng kiến trúc Harvard với bộ nhớ riêng biệt và các BUS cho chương trình và dữ liệu. Các câu lệnh trong bộ nhớ chương trình được hoạt với một đường ống lệnh mức đơn. Trong khi một lênh đang thực hiện, lệnh tiếp theo sẽ được nạp trước v ào từ bộ nhớ chương trình. Điều này làm cho các lệnh được thực hiện trong mọi chu kỳ đồng hồ. Bộ nhớ chương trình là bộ nhớ In-System Reprogrammable Flash. T ập thanh ghi truy cập nhanh bao gồm 32 thanh ghi đang năng 8 bit với thời gian ttruy cập l à 1 chu kỳ đơn. Điều này cho phép ALU ho ạt động trong một chu kỳ đơn. Một thao tác điển hình với 2 toán hạng được của ALU, 2 toán hạng được lấy ra từ tệp thanh ghi để thực hiện, và và kết quả được lưu trữ lại trong tệp thanh ghi trong một chu kỳ đồng hồ. 6 trong số 32 thanh ghi có thể sử dụng như là 3 thanh ghi con trỏ địa chỉ gián tiếp 16 bit để chỉ vào vùng dữ liệu phục vụ cho tính toán địa chỉ hiệu dụng. Một trong các con trỏ địa chỉ này cũng có thể được sử dụng làm con tr ỏ địa chỉ trỏ vào bảng dữ liệu trong bộ nhớ chương trình Flash. Các thanh ghi này là X, Y và Z. ALU th ực hiện các phép toán logíc và số học giữa các thanh ghi hoặc giữa thanh ghi với một hằng số. Cũng có thể thao tác với các thanh thanh ghi đơn trong ALU. Sau khi thực hiện phép toán số học, các thanh ghi trạng thái được cập nhật các thông tin về kết quả thực hiện. Dòng chương trình được điều khiển bởi các phép nhảy có điều kiện hoặc không điều kiện đến các lệnh được gọi, và chỉ đến các địa chỉ trực tiếp trong không gian địa chỉ. Hầu hết các lệnh AVR đều thực hiện với dữ liệu 16 bit. Mỗi địa chỉ bộ nhớ chương trình đều chứa 1 lệnh 32 bit hoặc 16 bit. Không gian bộ nhớ chương trình Flash được chia thành 2 vùng, vùng chương trình boot và vùng chương trình ứng dụng, cả hai vùng này đều có bit khoá chuyên dụng để bảo vệ cho việc ghi và đọc/ghi. Lệnh SPM dùng để ghi vào vùng bộ nhớ ứng dụng phải có trong vùng chương trình boot. Trong khi th ực hiện các ngắt và các thường trình, địa chỉ trở về của bộ đếm chương trình (PC) được lưu trữ trong stack. Nhìn chung stack được định vị trong SRAM, và do vậy kích cỡ stack được giới hạn bởi kích cỡ toàn bộ của SRAM, và cách sử dụng của SRAM. Tất cả các chương trình của người sử dụng phải khởi tạo SP trong thường trình reset (trước khi thường trình hoặc ngắt được thược hiện). SP có thể trỏ được vào không gian I/O. SRAM có th ể được truy cập một cách dễ dàng thông qua 5 chế độ địa chỉ khác nhau hỗ trợ bởi kiến trúc AVR. Không gian bộ nhớ trong kiến trúc AVR là bản đồ bộ nhớ thông thường v à tuyến tính. Một module ngắt linh động có các thanh ghi điều khiển của nó trong không gian I/O cùng với thêm vào bit khởi tạo ngắt toàn cục trong thanh ghi trạng thái. Tất cả các ngắt có vector ngắt riêng biệt trong bảng vector ngắt. Các ngắt này có mức độ ưu tiên theo vị trí của vector ngắt tương ứng. Mức có địa chỉ c àng thấp thì có quyền ưu tiên càng cao. Không gian bộ nhớ I/O có 64 địa chỉ cho các chức năng ngoại vi của CPU như là các thanh ghi điều khiển, SPI, v à các chức năng I/O khác. Bộ nhớ I/O có thể truy cập trực tiếp, hoặc như là vị trí không gian dữ liệu theo chúng của tệp thanh ghi, $20-$5F. Thêm vào đó, nó có không gian I/O mở rộng từ $60 đến $FF trong SRAM, các không gian này chỉ có các lệnh ST/STS/STD và LD/LDS/LĐ có thể sử dụng. 1.3.1 ALU – Arithmetic Logic Unit - Đơn vị xử lý số học và logic AVR ALU hiệu năng cao tác động trựuc tiếp tới 32 thanh ghi đa năng. Trong v òng 1 chu kỳ, các toán hạng số học thực hiện giữa các thanh ghi đa năng hoặc giữa một thanh ghi v à một toán hạng tức thời. Các toán tử của ALU được chia làm 3 loại chính: Số học, logic, và xử lý bit. Một số phép xử lý của kiến trúc này cũng cung cấp bộ nhân số có dấu và không có d ấu và dạng phân số. 1.3.2 Status Register – Thanh ghi trạng thái Thanh ghi trạng thái chứa thông tin về kết quả thưc hiện của hầu hết các lệnh số học. Các thông tin này có thể được sử dụng để điều khiển chương tr ình. Chú ý rằng các thanh ghi trạng thái được cập nhật sau tất cả các hoạt động của ALU. Trong nhiều trường hợp, điều này sẽ bỏ đi những cần thiết khi sử dụng câu lệnh so sánh chuyên dụng, kết quả nhanh hơn và đoạn chương tr ình ngắn gọn hơn. Thanh ghi trạng thái không tự động lưu trữ khi đang nhập vào môt thường trình ngắt và lưu trữ khi trở về tự một ngắt. Điều này phải được quản lý bằng phần mềm. Thanh ghi trạng thái AVR – SREG - được định nghĩa như sau: • Bit 7 – I: Global Interrupt Enable- bit cho phép ngắt toàn cục Bit cho phép ngắt toàn cục phải được đặt để cho các ngắt có thể hoạt động. Điều khiển hoạt động của các ngắt ri êng biệt được thực hiện trong các thanh ghi điều khiển ri êng biệt. Nếu thanh ghi cho phép ngắt toàn cục được xóa, không có một ngắt riêng biệt nào được hoạt động. Bit I được xóa bởi phần cứng sau khi một ngắt xảy ra và được đặt bởi lệnh RETI để cho các phép các ngắt tiếp theo hoạt động. Bit I cũng có thể được đặt và xóa bởi câu lệnh SEI và CLI trong các ứng dụng. • Bit 6 – T: Bit Copy Storage Các câu lệnh copy bit BLD (Bit LoaD) và BST (Bit STore) sử dụng bit T như là đích hoặc nguồn cho bit hoạt động. 1 bit từ một thanh ghi trong tệp thanh ghi có thể được copy vào bit T bằng lệnh BST và một bit trong T có thể được copy vào 1 bit trong thanh ghi trong tệp thanh ghi bằng lệng BLD. • Bit 5 – H: Half Carry Flag Cờ nhớ một nửa dùng cho các toàn hạng hạng một nửa byte trong các phép toán số học. Cờ H sử dụng phép toán số học với số BDC . • Bit 4 – S: Sign Bit, S = N  V – bit dấu Bit S là phép XOR giữa cờ âm và cờ tràn V . • Bit 3 – V: Two’s Complement Overflow Flag – cờ tràn mã bù 2 Cờ tràn V hỗ trợ phép toán số bù 2. • Bit 2 – N: Negative Flag – cờ âm Cờ âm N hiển thị kết quả âm của phép toán logic hoặc số học. • Bit 1 – Z: Zero Flag Cờ Zero Z hiển thị kết quả bằng 0 của phép toán logic hoặc số học. • Bit 0 – C: Carry Flag Cờ nhớ C hiển thị số nhớ trong phép toán logic hoặc số học. 1.3.3 General Purpose Register File – tệp các thanh ghi đa năng [...]... lại vi c thực hiện lệnh SLEEP tiếp theo Nội dung của tệp thanh ghi và SRAM là còn nguyên khi thiết bị tỉnh dậy từ trạng thái ngủ Nếu Reset xảy ra trong khi ngủ, thì MCU tỉnh dậy và thực hiện từ vector reset Thanh ghi điều khiển MCU –MCUCR Thanh ghi trạng thái điều khiển MCU chứa các bit điều khiển để quản lý năng lượng • Bit 7 4 – Res: Dự phòng • Bits 6 4 – SM2 0: Lựa chọn chế độ ngủ 1.3.9 Điều khiển. .. điều khiển MCU – MCUCSR Thanh ghi trạng thái và điều khiển MCU cung cấp thông tin mà dựa vào nó nguồn reset gây ra 1 reset MCU • Bit 7 4 – Res: Dự phòng • Bit 3 – WDRF: Cờ reset hệ thống Watchdog • Bit 2 – BORF: Cờ reset Brown-out • Bit 1 – EXTRF: Cờ reset từ bên ngoài • Bit 0 – PORF: Cờ reset Power-on 1.3.9.2 Internal Voltage Reference- tham chiếu điện áp bên trong Sự tham chiếu được sử dụng cho vi c... EEDR chứa dữ liệu đọc ra từ EEPROM tại địa chỉ chỉ ra tại EEAR Thanh ghi trạng thái EEPROM – EECR • Bits 7 6 – Res: Các bit dự phòng Các bit này được đặt dự phòng trong Atmega88 và sẽ luôn là 0 • Bit 5 4 – EEPM1 và EEPM0: Các bit chế độ lập trình EEPROM • Bit 3 – EERIE: EEPROM Ready Interrupt Enable • Bit 2 – EEMWE: EEPROM Master Write Enable • Bit 1 – EEWE: EEPROM Write Enable • Bit 0 – EERE: EEPROM... Sự trở về từ một thường trình điều khiển ngắt mất 4 chu kỳ xung nhịp Trong thời gian 4 chu kỳ này, PC (2 bytes) được lấy ra từ ngăn xếp, SP được tăng lên 2, và bit I trong SREG được đặt 1.3.6 AVR Atmega88 Memories – bộ nhớ Kiến trúc AVR có 2 không gian bộ nhớ chính bao gồm bộ nhớ chương trình và bộ nhớ dữ liệu Thêm vào đó, Atmega88 có một bộ nhớ EEPROM để lưu trữ dữ liệu Tất cả 3 không gian này là... chương trình Bản đồ bộ nhớ chương trình như hình 3.7 Hình 1.7 Bản đồ bộ nhớ chương trình 1.3.6.2 SRAM Data Memory – bộ nhớ dữ liệu SRAM Bản đồ bộ nhớ dữ liệu SRAM được chỉ ra trên hình 3.8 Hình 1.8 Bản đồ bộ nhớ dữ liệu SRAM ATmega88 là bộ vi điều khiển hoàn chỉnh hỗ trợ nhiều thiết bị ngoại vi trong 64 vị trí được đặt trước trong mã lệnh IN/OUT Đối với các không gian vào ra mở rộng từ 0x60 đến 0xFF trong... vector ngắt – bảng 3.7 Bảng 1.6 Địa chỉ của vector ngắt và Reset Di chuyển các ngắt giữa vùng chương trình ưng dụng và Boot Thanh ghi điều khiển MCU điều khiển vị trí của bảng vector ngắt Thanh ghi điều khiển ngắt – MCUCR • Bit 1 – IVSEL: Lựa chọn vector ngắt • Bit 0 – IVCE: Cho phép thay đổi vector ngắt Bảng 1.7 Các vector ngắt và Reset 1.3.11 Các ngắt ngoài Các ngắt ngoài được kích hoạt bởi chân INT0... luôn được bật Hình 1.11 Watchdog Timer Thanh ghi điều khiển Watchdog Timer • Bits 7-WDIF: Cờ ngắt Watchdog • Bit 6 – WDIE: Kích hoạt Watchdog • Bit 4 – WDCE: Kích hoạt thay đổi Watchdog • Bits 5,2 0 – WDP3 0, WDP1, WDP0: Chọn Watchdog Timer với tỷ lệ 2, 1 và 0 1.3.10 Interrupt Vectors trong ATmega88 Địa chỉ vector ngắt và Reset – bảng 3.6 Bảng vector ngắt – bảng 3.7 Bảng 1.6 Địa chỉ của vector ngắt và... Memory – bộ nhớ dữ liệu EEPROM ATmega88 chứa 512 byte bộ nhớ dữ liệu EEPROM Nó được tổ chức thành không gian dữ liệu riêng biệt, trong chúng các byte đơn có thể được đọc và ghi EEPROM có thể đọc ghi được ít nhất 100.000 lần EEPROM Read/Write Access – đọc/ghi vào EEPROMass Các thanh ghi truy nhập EEPROM có thể được thực hiện trong không gian I/O Thanh ghi địa chỉ EEPROM – EEARH và EEARL • Bits 15 9 – Res:... ghi điều khiển ngắt ngoài A - EICRA 1.3.11.3 Thanh ghi mặt nạ ngắt ngoài - EIMSK 1.3.11.4 Thanh ghi cờ ngắt ngoài - EIFR 1.3.11.5 Thanh ghi điều khiển ngắt thay đổi trên chân - PCICR 1.3.11.6 Thanh ghi mặt nạ ngắt thay đổi trên chân 2 – PCMSK2 1.3.11.7 Thanh ghi mặt nạ ngắt thay đổi trên chân 1 – PCMSK1 1.3.11.8 Thanh ghi mặt nạ ngắt thay đổi trên chân 0 – PCMSK0 1.3.12 Các cổng I/O Tất cả các cổng AVR. .. nạp lại) + Điều chế độ rộng xung + Máy phát tần số + 4 nguồn ngắt độc lập (TOV1, OCF1A, OCF1B và ICF1) + 1 bộ Capture đầu vào + Lọc nhiễu + Đếm sự kiện ngoài 1.3.15 Serial Peripheral Interface (SPI) – giao diện kết nối ngoại vi nối tiếp SPI Cho phép truyền dữ liệu đồng bộ tốc độ cao giữa ATmega88 và các thiết bị ngoại vi hoặc giữa các thiết bị AVR Bao gồm các đặc trưng sau: • Song công, dữ liệu đồng . VI ĐIỀU KHIỂN AVR – ATMEGA88 Loại vi điều khiển họ AVR RISC là do công ty Atmel sản suất, với kiến trúc. Memory – b ộ nhớ dữ liệu SRAM Bản đồ bộ nhớ dữ liệu SRAM được chỉ ra trên hình 3.8. Hình 1.8 Bản đồ bộ nhớ dữ liệu SRAM ATmega88 là bộ vi điều khiển hoàn