BÀI TẬP CHƯƠNG 4 1. Giả sử có bộ nhớ Cache phối hợp hoàn toàn như hình vẽ, Cho biết: a. Kích thước bộ nhớ trong? b. Kích thước Cache? c. Để lấy byte dữ liệu có giá trò 32 (hình vẽ), CPU cần đọc đòa chỉ nào? d. Điều gì xảy ra khi CPU đọc các đòa chỉ sau: +) 0000111011 +) 0100100100 +) 0E4h e. Chỉ ra đòa chỉ của 3 ô nhớ khác nhau đang hiện diện trong Cache 2. Giả sử một máy tính có bộ nhớ trong là 512 byte, Cache 256 byte. a. Hãy xây dựng bảng mô tả tổ chức Cache tương ứng trực tiếp cho máy này, nếu mỗi khối trong cache là 32 byte. b. Cho biết các khối: 2, 9, và 15 của bộ nhớ trong được đặt vào vò trí nào của Cache. c. Cho ví dụ một trường hợp thành công Cache. 3. Lặp lại câu 2 cho trường hợp Cache 2-way phối hợp tập hợp (tức là mỗi tập hợp có 2 khối). 4. Xét một CPU chạy ở 500MHz, tập lệnh có dạng như bảng. Trung bình mỗi lệnh có tỉ lệ thâm nhập bộ nhớ là 1.3 Có 2 khả năng tổ chức bộ nhớ Cache cho máy này: Cách 1: Dùng Cache tương ứng trực tiếp với: - miss penalty = 50 chu kỳ - miss rate = 1,4% Cách 2 : Dùng Cache phối hợp tập hợp với: - miss penalty = 65 chu kỳ - miss rate = 1% - Thời gian chọn tập hợp làm cho CPI trung bình tăng 1,1 lần Anh (chò) hãy chọn cách tốt hơn. Giải thích vì sao. 5. Câu 4 (Giáo trình) Cho một bộ nhớ cache tương ứng trực tiếp có 8 khối, mỗi khối có 16 byte. Bộ nhớ trong có 64 khối. Giả sử lúc khởi động máy, 8 khối đầu tiên của bộ nhớ trong được đưa lên cache. a. Viết bảng nhãn của các khối đang hiện diện trong Cache b. CPU đọc các ơ nhớ sau đây: 04AH, 27CH, 3F5H. Nếu thất bại Cache thì cập nhật bãng nhãn. c. CPU dùng cách ghi lại. Khi thất bại cache, CPU dùng cách ghi có nạp. Mơ tả cơng việc của b ộ quản lý cache khi CPU ghi dữ liệu mới vào các ơ nhớ: 0C3H, 05AH, 1D5H. BÀI GIẢI CHƯƠNG 4 2. BNT = 512 byte; Cache 256 byte a. Cache tương ứng trực tiếp:Tag – Index – Offset - Khối có 32 byte => Offset = 5 bit - Số khối cache = 256/32 = 8 => Index = 3 bit - BNT 512 byte => Địa chỉ ô nhớ = 9 bit ==> Tag = 9 bit – (5 + 3) = 1 b. Đưa các khối vào Cache - Khối i=2: ==> k = 2 mod 8 = 2 i=2 ==> 0010 = Tag của i=2: 0 và Đặt V = 1 tại khối Index = 010 - Khối i=9: ==> k = 9 mod 8 = 1 i=9 ==> 1001 = Tag của i=9: 1 và Đặt V = 1 tại khối Index = 001 - Khối i=15: ==> k = 15 mod 8 = 7 i=15 ==> 1111 = Tag của i=15: 1 và Đặt V = 1 tại khối Index = 111 c. Cache hit: 111111111, 111111110, 111111101 3. Lặp lại câu 2 cho trường hợp Cache 2-way phối hợp tập hợp (tức là mỗi tập hợp có 2 khối). a. Cache 2-way: Tag – Index – Offset - Khối có 32 byte => Offset = 5 bit - Số khối cache = 256/32 = 8 => Số tập hợp = 8/2 = 4 => Index = 2 bit - BNT 512 byte => Địa chỉ ô nhớ = 9 bit ==> Tag = 9 bit – (5 + 2) = 2 bit b. Đưa các khối vào Cache: - Khối i=2: => k = 2 mod 4 = 2. i=2 => 0010 => Tag của i=2 là 00 và Đặt V = 1 tại khối Index = 10 - Khối i=9: => k = 9 mod 4 = 1. i=9 => 1001 => Tag của i=9 là 10 và Đặt V = 1 tại khối Index = 01 - Khối i=15: => k = 15 mod 4 = 3; i=15 => 1111 => Tag của i=15 là 11 và Đặt V = 1 tại khối Index = 11 4. Tính thời gian thi hành (CPUTime) của từng cách tổ chức Cache CÁCH 1: CPI 1 = (2x0.45) + (2x0.35) + (3x0.2) = 2.2 => CPUTime 1 = IC x (2.2 + 1.3 x 1.4 x 50) x 1/500*10 6 = IC x 93.2 x 1/500*10 6 CÁCH 2: CPI 2 = 1.1 x CPI 1 = 1.1 x 2.2 = 2.42 => CPUTime 2 = IC x (2.42 + 1.3 x 1 x 65) x 1/500*10 6 = IC x 86.92 x 1/500*10 6 n = CPUTime 1 / CPUTime 2 = 93.2 / 86.92 = 1.07 lần Index V D Tag (1 bit) 000 0 0 001 0 0 010 0 0 011 0 0 100 0 0 101 0 0 110 0 0 111 0 0 Index V D Tag (1bit) 000 0 0 001 1 0 1 010 1 0 0 011 0 0 100 0 0 101 0 0 110 0 0 111 1 0 1 Index V D Tag (2bit) 00 0 0 0 0 01 0 0 0 0 10 0 0 0 0 11 0 0 0 0 Index V D Tag (2bit) 00 0 0 0 0 01 1 0 10 0 0 10 0 0 1 0 00 11 1 0 11 0 0 CycleTimeyMissPenaltMissRate Inst MemAccess Execution CPIICCPUtime × ⎟ ⎠ ⎞ ⎜ ⎝ ⎛ ××+×= Î CPUTime 1 > CPUTime 2 Vậy, tốc độ thi hành của chương trình trên Cache cách 2 nhanh hơn trên Cache cách 1 Î Lựa chọn Cache cách 2 để sử dụng. 5. Cho một bộ nhớ cache tương ứng trực tiếp có 8 khối, mỗi khối có 16 byte. Bộ nhớ trong có 64 khối. Giả sử lúc khởi động máy, 8 khối đầu tiên của bộ nhớ trong (i=0 . 7) được đưa lên cache. a. Viết bảng nhãn của các khối đang hiện diện trong Cache - Khối có 16 byte => Offset = 4 bit - Cache có 8 khối => Index = 3 bit - BNT: 64 x 16 = 1024 byte => Địa chỉ ô nhớ = 10 bit ==> Tag = 10 – (4 + 3) = 3 bit - Đưa 8 khối đầu tiên vào Cache: * Khối i =0 => k = 0 mod 8 = 0 i=0 => 000000 => Tag của i=0: 000 và Đặt V = 1 tại kh ối Index = 000 * Khối i =1 => k = 1 mod 8 = 1 i=1 => 000001 => Tag của i=0: 000 và Đặt V = 1 tại khối Index = 001 * Khối i =2 => k = 2 mod 8 = 2 i=2 => 000010 => Tag của i=0: 000 và Đặt V = 1 tại khối Index = 010 * Khối i =3 => k = 3 mod 8 = 3 i=3 => 000011 => Tag của i=3: 000 và Đặt V = 1 tại khối Index = 011 * Khối i =4 => k = 4 mod 8 = 4 i=4 => 000100 => Tag của i=4: 000 và Đặt V = 1 tại khối Index = 100 * Khối i =5 => k = 5 mod 8 = 5 i=5 => 000101 => Tag của i=5: 000 và Đặt V = 1 tại khối Index = 101 * Khối i =6 => k = 6 mod 8 = 6 i=6 => 000110 => Tag của i=6: 000 và Đặt V = 1 tại khối Index = 110 * Khối i =7 => k = 7 mod 8 = 7 i=7 => 000111 => Tag củ a i=7: 000 và Đặt V = 1 tại khối Index = 111 b. CPU đọc các ô nhớ sau đây: 04AH, 27CH, 3F5H. Nếu thất bại Cache thì cập nhật bãng nhãn. * 04Ah = 000 1001010 => Cache hit * 27Ch = 100 1111100 => Cache miss => Trừng phạt cache Ô nhớ 27Ch đang nằm trong khối i=39 trong BNT => k = 39 mod 8 = 7 => Lấy khối i=39 đưa vào Cache tại khối k=7. Cập nhật bảng nhản: Index V D Tag (3 bit) 000 1 0 000 001 1 0 000 010 1 0 000 011 1 0 000 100 1 0 000 101 1 0 000 110 1 0 000 111 1 0 000 Index V D Tag (3 bit) 000 1 0 000 001 1 0 000 010 1 0 000 011 1 0 000 100 1 0 000 101 1 0 000 110 1 0 000 111 1 0 100 * 3F5h = 1111110101 => Cache miss => Trừng phạt cache Ô nhớ 3F5h đang nằm trong khối i=63 trong BNT => k = 63 mod 8 = 7 => Lấy khối i=63 đưa vào Cache tại khối k=7. Cập nhật bảng nhản: c. CPU dùng cách ghi lại. Khi thất bại cache, CPU dùng cách ghi có nạp. Mô tả công việc của bộ quản lý cache khi CPU ghi dữ liệu mới vào các ô nhớ: 0C3H, 05AH, 1D5H. * 0C3h = 001 1000011 => Cache miss => CPU dùng cách ghi có nạp: CPU ghi trực tiếp giá trị vào bộ nhớ trong. Sau đó nạp khối chứa ô nhớ 0C3h vào Cache: => i=12 => k=12 mod 8 = 4. Cập nhật bảng nhản: * 05Ah = 000 1011010 => Cache hit => CPU dùng cách ghi lại: CPU ghi dữ liệu mới cho ô nhớ 05Ah vào Cache => Đặt D = 1. Cập nhật bảng nhản * 1D5h = 011 1010101 => Cache miss => CPU dùng cách ghi có nạp: CPU ghi trực tiếp dữ liệu của ô nhớ 1D5h vào bộ nhớ trong. Sau đó nạp khối chứa ô nhớ 1D5h vào Cache: i=29 => k=29 mod 8 = 5 => Lấy khối i=29 đưa vào cache tại k=5. Vì khối k=5 trong cache có D=1 (dữ liệu có thay đổi) nên phải copy khối k=5 vào BNT tại i=5 trước khi đưa khối i=29 vào cache. Cập nhật bảng nhản: Index V D Tag (3 bit) 000 1 0 000 001 1 0 000 010 1 0 000 011 1 0 000 100 1 0 001 101 1 0 011 110 1 0 000 111 1 0 111 Index V D Tag (3 bit) 000 1 0 000 001 1 0 000 010 1 0 000 011 1 0 000 100 1 0 001 101 1 1 000 110 1 0 000 111 1 0 111 Index V D Tag (3 bit) 000 1 0 000 001 1 0 000 010 1 0 000 011 1 0 000 100 1 0 001 101 1 0 000 110 1 0 000 111 1 0 111 Index V D Tag (3 bit) 000 1 0 000 001 1 0 000 010 1 0 000 011 1 0 000 100 1 0 000 101 1 0 000 110 1 0 000 111 1 0 111 . 000 và Đặt V = 1 tại khối Index = 011 * Khối i =4 => k = 4 mod 8 = 4 i =4 => 000100 => Tag của i =4: 000 và Đặt V = 1 tại khối Index = 100 * Khối. câu 2 cho trường hợp Cache 2-way phối hợp tập hợp (tức là mỗi tập hợp có 2 khối). 4. Xét một CPU chạy ở 500MHz, tập lệnh có dạng như bảng. Trung bình mỗi