Chương 4: Đặc tính kỹ thuật của mạch ADC a. Độ chính xác bất đònh do lượng tử hóa: -Điện áp tương tự liên tục được chia thành 2 n khoảng gián đoạn. Ở mạch đổi n bit. Các trò tương tự cùng một khoảng được biểu thò cùng một mã số nhò phân. Do đó có một độ chính xác bất đònh  ½ LSB bên cạnh các sai số chuyển đổi khác. Trong mạch tín hiệu dốc đơn sai số này thường được phát biểu như  một số đếm. b.Độ chính xác: Độ chính xác tuyệt đối là sự sai biệt giữa lý thuyết và trò thực tế của điện áp tương tự vào cho một mã nhò phân ra. Vì 1 mã số ra tương ứng với một khoảng hẹp của điện áp tương tự vào nên điện áp tương tự vào ở đònh nghóa trên được xem như là điểm giữa khoảng. Sai số tuyệt đối gồm :sai số về độ lợi, về không, độ phi tuyến và do nhiễu. Độ chính xác tương đối giống như độ chính xác tuyêt đối như đònh nghóa trong điều kiện trò tràn khung đã được lấy chuẩn khung)tràntrògiáđến0 từđếm hmạc(trong 2 cùng);saếm sốlàN(với 2 . 2 n 12 1 2 21 cc n Ra n R a Ra f t f N t N VV N t t V V tVtV    vì các điểm rời trên đặc tính chuyển lý thuyết nằm trên một đường thẳng nên độ chính xác tương đối cũng chính xác là độ phi tuyến. c. Chỉnh không và chỉnh độ lợi: Điểm không của mạch đổi ADC được chỉnh sao cho sự chuyển tiếp từ các bit đầu bằng 0 lên LSB xảy ra ở ½.2 -n trò tràn khung danh đònh. Độ lợi được chỉnh cho chuyển tiếp cuối cùng lên các bit đều bằng 1 xảy ra tràn khung (1-3/2.2 -n ). Điểm 0 của mạch chuyển đổi ADC lưỡng cực được chỉnh sao cho chuyển tiếp đầu trên xảy ra ở toàn khung (1-2 -n ) và chuyển tiếp cuối xảy ra 0 _+ tràn khung (1-3.2 -n ). B.Khảo sát ADC ICL 7109: Sơ đồ chân: Các thông số về nhiệt độ: Họ IC TẦM NHIỆT ĐỘ HOẠT ĐỘNG ICL 7109MDL -55 0 C  +125 0 C GND STATUS POL B12 B11 B10 V+ REF CAP + REF IN + IN HI OR IN LO 1 2 4 5 6 7 37 36 33 3 ICL 7109 8 B9 40 35 39 34 COMMON REF IN - REF CAP - 16 9 24 23 22 25 26 27 29 30 31 17 10 11 12 13 14 15 21 18 19 20 32 28 38 B8 B7 B6 B5 B4 B3 B2 B1 TEST L.BEN H.BEN CE/LOAD INT AZ BUF REF OUT V- SEND RUN/HOLD BUF OSC OUT OSC SEL OSC OUT OSC IN MODE ICL 7109 (PDIP) TOP VIEW PIN OUTS ICL 7109 IDL -25 0 C  +85 0 C ICL 7109CPL 0 +70 0 C ICL 7109 MDL/883 -55 0 C  +125 0 C ICL 7109 IPL -25 0 C +85 0 C Đặc điểm: + ADC 12 bit nhò phân (cộng với bit cực tính và bit tràn) hoạt động theo phương pháp tích phân hai độ dốc. +Ngõ ra 3 trạng thái tương thích TTL và với kiểu giao tiếp UART thì phù hợp với giao tiếp song song hoặc giao tiếp với hệ thống vi xử lý. +Ngõ vào Run/Hold và Status được dùng để theo dõi và kiểm tra sự chuyển đổi .Mức nhiễu thấp khoảng 15 V p-p . + Dòng ngõ vào khoảng 1pA. +Hoạt động có thể lêâøn đến 30 lần biến đổi trong 1 giây. +Vi mạch bên trong sử dụng dao động thạch anh 3,58MHz sẽ cho 7,5 lần chuyển đổi trong 1 giây. Ngoài ra nó có thể sử dụng dao động RC hoặc bất cứ tần số xung đồng hồ khác để tạo dao động. MÔ TẢ: ICL 7109 thuộc họ CMOS, chuyển đổi nhanh, nguồn nuôi thấp và được thiết kế dễ dàng giao tiếp với vi xử lý. Ngõ ra dữ liệu(12 bit cộng 1 bit cực tính và 1 bit tràn) sẵn sàng giao tiếp song song thông qua sự điều khiển của 2 ngõ vào ENABLE và CHIP SELECT, kiểu giao diện UART sẽ cho phép ICL7109 làm việc với tiêu chuẩn công nghiệp mà ở đó UART sẽ đóng vai trò truyền dữ liệu. Vi mạch ICL7109 có những ưu điểm như: độ chính xác cao, nhiễu không đáng kể và trôi áp thấp đặc biệt rất kinh tế. Ngoài ra nó còn có những thông số khác như: trôi áp thấp hơn 1 V/ o c, dòng vào tối đa 10pA và công suất tiêu thụ 20mW… làm cho vi mạch này càng trở nên hấp dẫn. CHỨC NĂNG CÁC CHÂN: CHÂ N KÝ HIỆU CHỨC NĂNG 1 GND Chân Mass 2 STATUS Ngõ ra lên mức cao trong suốt quá trình biến đổi cho đến khi dữ liệu được chốt lại. Ngõ ra xuống thấp khi tín hiệu được chuyển đổi xong 3 POL Báo cực tính – Mức 1 khi tín hiệu tương tự vào dương 4 OR Bit tràn - Mức 1 nếu tràn. 5 6 7 8 9 10 11 12 13 14 15 16 B12 B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 Bit 12 Bit có trọng số lớn nhất Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 - Bit có trọng số nhỏ nhất Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái 17 TEST Bình thường mức cao. Mức thấp thì tất cả các bit ngõ ra lên cao dùng cho việc kiểm tra. Nối lên cao nếu không dùng. 18 LBEN Chân cho phép xuất byte thấp. Cùng với MODE (Chân 21) mức thấp và chân CE/LOAD (chân 20) mức thấp sẽ cho phép xuất các byte thấp từ B1 đến B8. 19 HBEN Chân cho phép xuất Byte cao. Kết hợp với chân MODE (21) ở mức thấp và chân CE/LOAD ở mức thấp sẽ cho phép xuất Byte cao từ B9  B12 và bit POL/OR. 20 CE/LOA D Chân cho phép – Kết hợp với chân MODE (21) mức thấp có tác dụng điều khiển cho phép ngõ ra. Khi CE/LOAD ở mức cao sẽ cấm các chân B1 đến B12, POL, OR. 21 MODE Khi ngõ vào ở mức thấp – Các chân CE/LOAD, HBEN, LBEN điều khiển trực tiếp các Byte ngõ ra. Khi được cấp xung – chuẩn bò hoạt động theo kiểu “handshake”. Mức cao – Các chân cho phép CE/LOAD, HBEN, LBEN xem như các ngõ ra và vi mạch hoạt động theo “handshake” 22 23 OSC IN OSC OUT Ngõ vào của dao động Ngõ ra của dao động. 24 OSC SEL Chọn tần số dao động – Mức cao thì tần số và pha tại OSC IN, OSC OUT bằng 1/58 tần số tại BUFF OSC OUT. 25 BUFF OSC OUT Ngõ ra dao động đệm 26 RUN/ HOLD Ngõ vào mức cao – Biến đổi được thực hiện trong 8192 xung đồng hồ. Ngõvào mức thấp – Quá trình biến đổi kết thúc 27 SEND Ngõ vào – Nối lên +5V nếu không dùng. 28 V- Nguồn âm –5V 29 REF OUT Điện áp ngõ ra chuẩn =2,8V 30 BUFFER Ngõ ra khuếch đại đệm 31 AUTO ZERO Tự động điều chỉnh mức 0 32 INTEGE R- ATOR Ngõ ra kết hợp. CHÂ N KÝ HIỆU CHỨC NĂNG 33 COMMO N 34 INPUT LO Ngõ vào tương tự 35 INPUT HI Ngõ vào tương tự 36 REF IN + Điện áp chuẩn dương 37 REF CAP + p dương trên tụ 38 REF CAP - p âm trên tụ 39 REF IN - Điện áp chuẩn âm. 40 V+ Nguoàn cung caáp döông = +5V . HI OR IN LO 1 2 4 5 6 7 37 36 33 3 ICL 7109 8 B9 40 35 39 34 COMMON REF IN - REF CAP - 16 9 24 23 22 25 26 27 29 30 31 17 10 11 12 13 14 15 21 18 19 20. nhất Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra 3 trạng thái Bit dữ liệu ngõ ra