Đang tải... (xem toàn văn)
TỔNG QUAN VỀ CẤU TRÚC MÁY TÍNH 1. Ngôn ngữ, cấp máy và máy ảo (Language, level and virtual machine) 1.1. Giới thiệu Máy tính số (Digital computer) là máy giải quyết các vấn đề bằng cách thực hiện các chỉ thị do con người cung cấp. Chuỗi các chỉ thị này gọi là chương trình (program). Các mạch điện tử trong một máy tính số sẽ thực hiện một số giới hạn các chỉ thị đơn giản cho trước. Tập hợp các chỉ thị này gọi là tập lệnh của máy tính. Tất cả các chương trình muốn thực thi đều...
Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính Chương TỔNG QUAN VỀ CẤU TRÚC MÁY TÍNH Ngơn ngữ, cấp máy máy ảo (Language, level and virtual machine) 1.1 Giới thiệu Máy tính số (Digital computer) máy giải vấn đề cách thực thị người cung cấp Chuỗi thị gọi chương trình (program) Các mạch điện tử máy tính số thực số giới hạn thị đơn giản cho trước Tập hợp thị gọi tập lệnh máy tính Tất chương trình muốn thực thi phải biến đổi sang tập lệnh trước thi hành Các lệnh là: - Cộng số So sánh với Di chuyển liệu Tập lệnh máy tính tạo thành ngơn ngữ giúp người tác động lên máy tính, ngơn ngữ gọi ngôn ngữ máy (machine language) Tuy nhiên, hầu hết ngôn ngữ máy đơn giản nên để thực yêu cầu đó, người thiết kế phải thực công việc phức tạp Đó chuyển yêu cầu thành thị có chứa tập lệnh máy Vấn đề giải cách thiết kế tập lệnh thích hợp cho người tập lệnh cài đặt sẵn máy (built-in) Ngôn ngữ máy gọi ngôn ngữ cấp (L1) ngơn ngữ vừa hình thành gọi ngơn ngữ cấp (L2) Một phương pháp thực thi chương trình L2 chuyển lệnh L2 chuỗi lệnh tương đương L1 Kết tạo thành chương trình L1 máy tính thực chương trình tương đương L1 thay thực chương trình L2 Kỹ thuật gọi biên dịch (compile) Cách khác lệnh chương trình L2 xem liệu ngõ vào chương trình L1 tồn chương trình L2 thực thi Kỹ thuật gọi thơng dịch (interprete), khơng u cầu tạo chương trình L1 Biên dịch thơng dịch thực chương trình L2 thơng qua tập lệnh chương trình L1 Chúng khác chỗ biên dịch tồn chương trình L2 chuyển thành chuỗi lệnh L1 sau thực thi cịn phương pháp thơng dịch thực thi lệnh L2 Để thuận tiện hơn, ta giả sử tồn máy tính sử dụng ngơn ngữ máy L2, ta gọi máy tính máy ảo (virtual machine) Tuy nhiên, thực tế, để thực biên dịch thông dịch , ngôn ngữ L1 L2 không khác nhiều Như vậy, ngôn ngữ L2 khơng thật giúp ích nhiều cho người thiết kế Do đó, tập lệnh hình thành hướng người nhiều máy tính, tập lệnh tạo thành ngơn ngữ ta gọi ngơn ngữ L3 Ta viết chương trình L3 tồn máy tính sử dụng GV: Phạm Hùng Kim Khánh Trang Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính ngơn ngữ L3 (máy ảo L3) Các chương trình dịch sang ngôn ngữ L2 thực thi chương trình dịch L2 Việc xây dựng tồn chuỗi ngôn ngữ, ngôn ngữ tạo thích hợp ngơn ngữ trước tiếp tục nhận ngôn ngữ thích hợp Sơ đồ máy ảo n cấp biểu diễn sau: Cấp n Máy ảo Mn dùng ngơn ngữ máy Ln Chương trình Ln dịch thành ngôn ngữ máy cấp thấp Cấp Máy ảo M3 dùng ngôn ngữ máy L3 Chương trình L3 dịch thành ngơn ngữ L2 hay L1 Cấp Máy ảo M2 dùng ngôn ngữ máy L2 Chương trình L2 dịch thành ngơn ngữ máy L1 Cấp Máy tính số M1 dùng ngơn ngữ máy L1 Chương trình L1 thực thi trực tiếp mạch điện tử Hình 1.1 Máy ảo n cấp Một máy tính số có n cấp xem có n-1 máy ảo khác nhau, mổi máy ảo có ngơn ngữ máy riêng Các chương trình viết máy ảo khơng thể thực thi trực tiếp mà phải dịch thành ngơn ngữ máy cấp thấp Chỉ có máy thật dùng ngơn ngữ máy L1 thực thi trực tiếp mạch điện tử Một lập trình viên sử dụng máy ảo cấp n không cần biết tất trình dịch Chương trình máy ảo cấp n thực thi cách dịch thành ngôn ngữ máy cấp thấp ngôn ngữ máy dịch thành ngôn ngữ máy thấp hay dịch trực tiếp thành ngôn ngữ máy L1 thực thi trực tiếp mạch điện tử GV: Phạm Hùng Kim Khánh Trang Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính 1.2 Máy nhiều cấp Hầu hết máy tính gồm có cấp: Cấp Cấp ngơn ngữ hướng vấn đề Dịch (chương trình dịch) Cấp Cấp ngôn ngữ hợp dịch Dịch (hợp dịch) Cấp Cấp hệ điều hành Dịch phần (hệ điều hành) Cấp Cấp máy quy ước Thông dịch (vi chương trình) Cấp Cấp vi lập trình Vi chương trình (phần ứ ) Cấp Cấp logic số Hình 1.2 – Các cấp máy tính số Cấp phần cứng máy tính Các mạch điện tử cấp thực thi chương trình ngơn ngữ máy cấp Trong cấp logic số, đối tượng quan tâm cổng logic Các cổng xây dựng từ nhóm transistor Cấp cấp ngôn ngữ máy thật Cấp có chương trình gọi vi chương trình (microprogram), vi chương trình có nhiệm vụ thơng dịch thị cấp Hầu hết lệnh cấp di chuyển liệu từ phần đến phần khác máy hay thực việc số kiểm tra đơn giản Mỗi máy cấp có hay nhiều vi chương trình chạy chúng Mỗi vi chương trình xác định ngơn ngữ cấp Các máy cấp có nhiều điểm chung máy cấp hãng sản xuất khác Các lệnh máy cấp thực thi cách thơng dịch vi chương trình mà thực thi trực tiếp phần cứng GV: Phạm Hùng Kim Khánh Trang Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính Cấp thứ thường cấp hỗn hợp Hầu hết lệnh ngôn ngữ cấp máy có ngơn ngữ cấp thời có thêm tập lệnh mới, tổ chức nhớ khác khả chạy hay nhiều chương trình song song Các lệnh thêm vào thực thi trình thơng dịch chạy cấp 2, gọi hệ điều hành Nhiều lệnh cấp thực thi trực tiếp vi chương trình số lệnh khác thơng dịch hệ điều hành (do đó, cấp cấp hỗn hợp) Cấp thật dạng tượng trưng cho ngôn ngữ Cấp cung cấp phương pháp viết chương trình cho cấp 1, 2, dễ dàng Các chương trình viết hợp ngữ dịch sang ngôn ngữ cấp 1, 2, sau thơng dịch máy ảo hay thực tương ứng Cấp bao gồm ngơn ngữ thiết kế cho người lập trình nhằm giải vấn đề cụ thể Các ngôn ngữ gọi cấp cao Một số ngôn ngữ cấp cao Basic, C, Cobol, Fortran, Lisp, Prolog, Pascal ngơn ngữ lập trình hướng đối tượng C++, J++, … Các chương trình viết ngôn ngữ thường dịch sang cấp hay trình biên dịch (compiler) 1.3 Quá trình phát triển máy nhiều cấp Các máy tính thập niên 40 có cấp: cấp máy quy ước cấp logic số Các lập trình viên phải làm việc cấp máy quy ước chương trình thực thi cấp logic số Trong thập niên 50, Wikes đề xuất ý tưởng thiết kế máy tính cấp Máy tính có trình thơng dịch cài đặt sẵn, khơng thay đổi, có nhiệm vụ thực thi chương trình cấp máy quy ước Như vậy, phần cứng thực thi vi chương trình với số lệnh giới hạn nên mạch điện tử đơn giản Trình dịch hợp ngữ (assembler) trình biên dịch cho ngơn ngữ cấp cao (compiler) phát triển vào năm 50 tạo điều kiện dễ dàng cho lập trình viên Tuy nhiên, vào lúc này, lập trình viên phải tự điều hành máy Vào năm 60, việc tự động hóa cơng việc điều hành bắt đầu thực Một chương trình gọi hệ điều hành (operating system) ln lưu trữ bên máy tính Lập trình viên cung cấp thẻ điều khiển chương trình, chúng đọc thực thi hệ điều hành Trong nhiều năm tiếp theo, hệ điều hành trở nên phức tạp Các lệnh, tiện ích đặc trưng thêm vào cấp máy quy ước xuất cấp Một số lệnh cấp giống cấp máy quy ước số lệnh lại hoàn toàn khác, lệnh xuất nhập Vào năm đầu thập niên 60, nghiên cứu đại học Dartmouth, MIT phát triển hệ điều hành cho phép lập trình viên tác động trực tiếp lên máy tính Trong hệ thống này, thiết bị đầu cuối từ xa nối với máy tính trung tâm qua đường điện thoại Một lập trình viên gõ chương trình nhận kết trả tức thời nơi có thiết bị đầu cuối Các hệ thống gọi hệ thống chia sẻ thời gian (time-sharing system) Phần cứng phần mềm (Hardware and software) Các chương trình viết ngơn ngữ máy (cấp 1) thực thi trực tiếp mạch điện tử máy tính, khơng có trình thơng dịch biên dịch can thiệp vào Các mạch điện tử với nhớ thành phần xuất / nhập tạo nên phần cứng máy tính GV: Phạm Hùng Kim Khánh Trang Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính Phần cứng bao gồm mạch tích hợp, board mạch in, cable, nguồn cung cấp, nhớ, thiết bị đầu cuối, … Phần mềm bao gồm giải thuật biểu diễn giải thuật gọi chương trình Nó tập hợp lệnh tạo thành chương trình, khơng phải phương tiện vật lý lưu trữ chúng Một dạng trung gian phần mềm phần cứng gọi phần dẻo (firmware) Nó thành phần bao gồm phần mềm đặt vào bên mạch điện tử trình sản xuất Phần dẻo dùng chương trình khơng thay đổi hay phải thay đổi chương trình điều khiển đặt ROM BIOS Một thao tác thực thi phần mềm gắn trực tiếp vào phần cứng lệnh thực thi phần cứng mơ phần mềm Quyết định đặt số chức vào phần mềm chức khác vào phần cứng dựa yếu tố giá thành, tốc độ, độ tin cậy Trên nhiều máy tính đầu tiên, phần cứng phần mềm phân biệt rõ ràng Phần cứng thực vài lệnh đơn giản cộng nhảy, thủ tục khác phải lập trình viên tự thiết kế Sau đó, số thao tác thường xuyên thực thi đòi hỏi nhà thiết kế hướng đến yêu cầu xây dựng mạch điện từ thực thi thao tác Kết hình thành xu hướng di chuyển thao tác theo hướng từ cấp cao xuống cấp thấp Một số thao tác trước lập trình cấp máy quy ước, sau chuyển xuống thực thi phần cứng Tuy nhiên, xuất hệ máy tính dùng vi lập trình hệ máy tính nhiều cấp, lại xuất xu hướng ngược lại, nghĩa di chuyển thao tác từ cấp thấp lên cấp cao Ví dụ lệnh cộng thực trực tiếp phần cứng máy trước Đối với máy tính vi lập trình hóa, lệnh cộng cấp máy quy ước thơng dịch vi chương trình chạy cấp thấp thực thi chuỗi bước nhỏ: tìm lệnh, nạp lệnh, xác định lệnh, định vị liệu, tìm nạp liệu từ nhớ, thực thi phép cộng lưu trữ kết Một số đặc trưng trước lập trình cấp máy quy ước, sau thực phần cứng hay vi chương trình: - Các lệnh nhân, chia số nguyên - Các lệnh xử lý dấu chấm động - Các lệnh gọi thủ tục quay từ lệnh gọi thủ tục - Các lệnh đếm - Các lệnh quản lý chuỗi ký tự - Các đặc trưng làm tăng tốc độ tính tốn chuỗi: định địa chỉ số định địa gián tiếp - Các đặc trưng cho phép chương trình di chuyển nhớ sau thực thi (cấp phát lại nhớ) - Các xung clock cho thủ tục định thời - Các ngắt báo hiệu cho máy tính GV: Phạm Hùng Kim Khánh Trang Tài liệu Cấu trúc máy tính & Hợp ngữ - Tổng quan hệ thống máy tính Khả chuyển đổi trình Như vậy, ta thấy ranh giới phần cứng phần mềm không định thường xuyên thay đổi Theo quan điểm lập trình viên, cách thức thực thi lệnh không quan trọng, ngoại trừ tốc độ thực thi Như vậy, phần cứng người phần mềm người kia.Từ dẫn đến ý tưởng thiết kế máy tính có cấu trúc (structured computer) Đó cấu trúc máy tính thành chuỗi cấp, lập trình viên làm việc cấp n không quan tâm đến cấp khác Tổ chức hệ thống máy tính 3.1 Cấu trúc hệ thống máy tính Bộ nhớ ROM RAM Bus hệ thống CPU Giao tiếp nhập Giao tiếp xuất Thiết bị nhập: - Bàn phím - Chuột - Scanner - Ổ đĩa … Thiết bị xuất: - Màn hình - Máy in - Máy vẽ - Ổ đĩa … Thiết bị ngoại i Hình 1.3 – Sơ đồ khối hệ thống máy tính Sơ đồ khối hệ thống máy vi tính mơ tả hình vẽ Nó bao gồm khối: GV: Phạm Hùng Kim Khánh Trang Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính - Khối xử lý trung tâm (CPU – Central Processing Unit): nhận thực thi lệnh Bên CPU gồm mạch điều khiển logic, mạch tính tốn số học, … - Bộ nhớ (Memory): lưu trữ lệnh liệu Nó bao gồm loại: nhớ nhớ Bộ nhớ thường chia thành ô nhớ nhỏ Mỗi ô nhớ gán địa để CPU định vị cần đọc hay ghi liệu - Thiết bị ngoại vi (Input / Output): dùng để nhập hay xuất liệu Bàn phím, chuột, scanner, … thuộc thiết bị nhập; hình, máy in, … thuộc thiết bị xuất Các ổ đĩa thuộc nhớ ngồi coi vừa thiết bị xuất vừa thiết bị nhập Các thiết bị ngoại vi liên hệ với CPU qua mạch giao tiếp I/O (I/O interface)/ - Bus hệ thống: tập hợp đường dây để CPU liên kết với phận khác 3.2 Hoạt động máy tính Màn hình Card hình RAM CPU Điều khiển ổ đĩa Đĩa mềm Giao tiếp song song Máy in Giao tiếp nối tiếp Modem Card mạng PC Bàn phím Đĩa cứng Hình 1.4 – Sơ đồ khối PC với thiết bị ngoại vi GV: Phạm Hùng Kim Khánh Trang Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính CPU nối với thành phần khác bus hệ thống nghĩa có nhiều thiết bị dùng chung hệ thống dây dẫn để trao đổi liệu Do đó, để hệ thống khơng bị xung đột, CPU phải xử lý cho thời điểm, có thiết bị hay nhớ định chiếm dụng bus hệ thống Do mục đích này, bus hệ thống bao gồm loại: - Bus liệu (data bus): truyền tải liệu - Bus địa (address bus): chọn ô nhớ hay thiết bị ngoại vi - Bus điều khiển (control bus): hỗ trợ trao đổi thông tin trạng thái phân biệt CPU phải truy xuất nhớ hay ngoại vị, thao tác xử lý đọc/ghi, … CPU phát tín hiệu địa thiết bị lên bus địa Tín hiệu dưa vào mạch giải mã địa chọn thiết bị Bộ giải mã phát tín hiệu chọn chip cho phép mở đệm thiết bị cần thiết, liệu lúc trao đổi CPU thiết bị Trong q trình này, tín hiệu điều khiển phát control bus để xác định mục đích q trình truy xuất 3.3 Các chip hỗ trợ 3.3.1 Mạch tạo xung clock 8284 Mạch tạo xung clock dùng để cung cấp xung clock cho CPU CSY NC VCC PCLK X1 AEN1 X2 RDY ASY NC READY EFI RD2 F/C AEN2 OSC CLK RES GND RESET 18 17 16 15 14 13 12 11 10 8284 Hình 1.5 – Mạch tạo xung clock 8284 CSYNC (Clock Synchronisation): ngõ vào xung đồng chung hệ thống có 8284 dùng dao động ngồi chân EFI Khi dùng mạch dao động phải nối GND PCLK (Peripheral Clock): xung clock f = fX/6 (fX tần số thạch anh) với chu kỳ bổn phận 50% AEN , AEN (Address Enable): cho phép chọn chân tương ứng RDY1, RDY2 báo hiệu trạng thái sẵn sàng nhớ hay thiết bị ngoại vi RDY1, RDY2 (Bus ready): kết hợp với AEN1 , AEN2 tạo chu kỳ đợi CPU GV: Phạm Hùng Kim Khánh Trang Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính READY: nối đến chân READY µP CLK (Clock): xung clock f = fX/3, nối với chân CLK CPU RESET: nối với chân RESET CPU, tín hiệu khởi động lại tồn hệ thống RES (Reset Input): chân khởi động cho 8284, nối với mạch RC để tự khởi động bật nguồn OSC: ngõ xung clock có tần số fX F/ C (Frequency / Crystal): chọn nguồn tín hiệu chuẩn cho 8284, mức cao chọn tần số xung clock bên ngồi, ngược lại dùng xung clock từ thạch anh EFI (External Frequency Input): xung clock từ dao động ngồi ASYNC : chọn chế độ làm việc cho tín hiệu RDY Nếu ASYNC = 1, tín hiệu RDY có ảnh hưởng đến tín hiệu READY có xung âm xung clock Ngược lại RDY ảnh hưởng xuất xung âm X1,X2: ngõ vào thạch anh, dùng để tạo xung chuẩn cho hệ thống 18 17 16 15 14 13 12 11 10 VCC CSY NC X1 PCLK X2 AEN1 ASY NC RDY READY EFI RD2 F/C AEN2 OSC RES CLK RESET GND 8284 Vcc + Hình 1.6 – Mạch khởi động cho 8284 GV: Phạm Hùng Kim Khánh Trang Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính 3.3.2 Mạch định thời PIT – 8253 / 8254 (Programmable Interval Timer) 19 20 11 14 16 15 18 22 23 21 A0 A1 OUT0 OUT1 OUT2 G0 G1 G2 D0 D1 D2 D3 D4 D5 D6 D7 CLK0 CLK1 CLK2 RD WR CS 10 13 17 8253 Hình 1.7 – Sơ đồ chân PIT 8253 Đệm liệu Bộ đếm OUT0 CLK0 GATE0 RD WR A1 A0 Điều khiển đọc/ghi Bộ đếm OUT1 CLK1 GATE1 Bộ đếm OUT2 CLK2 GATE2 BUS NỘI D7 ÷ D0 CS Thanh ghi từ điều khiển Hình 1.8 – Sơ đồ khối PIT 8253 D7 ÷ D0: bus liệu CLK0 ÷ CLK2: ngõ vào xung clock cho đếm OUT0 ÷ OUT2: ngõ đếm GV: Phạm Hùng Kim Khánh Trang 10 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính MRDC (Memory Read Command): điều khiển đọc nhớ MWTC (Memory Write Command): điều khiển ghi nhớ AMWC (Advanced MWTC),: giống MWTC hoạt động sớm chút dùng cho nhớ chậm đáp ứng kịp tốc độ CPU IOWC (I/O Write Command): điều khiển ghi ngoại vi AIOWC (Advanced IOWC),: giống IOWC hoạt động sớm chút dùng cho ngoại vi chậm đáp ứng kịp tốc độ CPU IORC (I/O Read Command): điều khiển đọc ngoại vi INTA (Interrupt Acknowledge): ngõ thông báo CPU chấp nhận yêu cầu ngắt thiết bị ngoại vi CEN (Command Enable): cho phép đưa tín hiệu DEN tín hiệu điều khiển khác 8288 DEN (Data Enable): điều khiển bus liệu thành bus cục hay bus hệ thống MCE / PDEN (Master Cascade Enable / Peripheral Data Enable): định chế độ làm việc cho mạch điều khiển ngắt PIC 8259 để làm việc chế độ master 3.3.4 Chip điều khiển ngắt ưu tiên PIC 8259A (Priority Interrupt Controller) 18 19 20 21 22 23 24 25 27 26 D0 D1 D2 D3 D4 D5 D6 D7 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 A0 INTA RD WR CS CAS0 CAS1 CAS2 SP/EN INT 11 10 12 13 15 16 17 8259A Hình 1.11 – Sơ đồ chân 8259A Trong trường hợp nhiều yêu cầu ngắt cần phải phục vụ, ta thường dùng vi mạch 8259A để giải vấn đề ưu tiên 8259A giải yêu cầu ngắt với mức ưu tiên khác GV: Phạm Hùng Kim Khánh Trang 14 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính Các khối chức năng: IRR (thanh ghi yêu cầu ngắt): lưu trữ yêu cầu ngắt ngõ vào ISR (thanh ghi phục vụ ngắt): lưu trữ yêu cầu ngắt phục vụ IMR (thanh ghi mặt nạ ngắt): lưu trữ mặt nạ yêu cầu ngắt ngõ vào Control logic (logic điều khiển): gởi yêu cầu ngắt tới chân INTR CPU có tín hiệu ngắt ngõ vào 8259A nhận trả lời chấp nhận yêu cầu ngắt hay không INTA từ CPU để đưa kiểu ngắt vào CPU Data bus buffer (đệm bus liệu): giao tiếp 8259A với bus liệu CPU Cascade buffer / comparator (đệm nối tầng so sánh): lưu trữ so sánh số hiệu kiểu ngắt trường hợp dùng nhiều mạch 8259A INT INTA Data bus buffer A0 ISR (Interrupt Service Register) Read / Write Logic CS CAS0 CAS1 CAS2 PR (Priority Resolver) IRR (Interrupt Request Register) Cascade buffer / comparator IR0 IR1 IR7 INTERNAL BUS RD WR Control logic IMR (Interrupt Mask Register) SP / EN Hình 1.12 – Sơ đồ khối PIC 8259A Các tín hiệu điều khiển: CAS0 ÷ (In, Out): ngõ vào chọn mạch 8259A tớ (slave) từ mạch 8259A chủ (master) trường hợp dùng nhiều mạch 8259A để tăng yêu cầu ngắt GV: Phạm Hùng Kim Khánh Trang 15 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính SP / EN (In, Out) (Slave Program / Enable Buffer): 8259A hoạt động chế độ khơng dùng đệm liệu tín hiệu dùng để xác định mạch 8259A mạch chủ ( SP = 1) hay tớ ( SP = 0) Nếu 8259A hoạt động chế độ có đệm liệu tín hiệu dùng phép giao tiếp 8259A CPU, mạch 8259A master hay slave phải dựa vào từ lệnh khởi động ICW4 INT (Out): tín hiệu yêu cầu ngắt đưa đến CPU (chân INTR) INTA (In): nhận trả lời chấp nhận ngắt hay không từ CPU (chân INTA ) A0: cho phép chọn từ điều khiển 8259A 8259A cho phép xử lý ngắt với mức ưu tiên khác Trong trường hợp hệ thống có số lượng ngắt lớn mắc nhiều 8259A liên tầng 18 19 20 21 22 23 24 25 12 13 15 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 CAS0 CAS1 CAS2 D0 D1 D2 D3 D4 D5 D6 D7 A0 CS RD WR SP/EN INT INTA 11 10 27 16 17 26 8259A - Slave 18 19 20 21 22 23 24 25 12 13 15 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 CAS0 CAS1 CAS2 D0 D1 D2 D3 D4 D5 D6 D7 A0 CS RD WR SP/EN INT INTA 11 10 27 16 17 26 Vcc 8259A - Master 10 11 12 13 14 15 16 17 18 19 20 GND VCC AD14 AD15 AD13 A16/S3 AD12 A17/S4 AD11 A18/S5 AD10 A19/S6 AD9 BHE/S7 AD8 MN/MX AD7 RD AD6 HOLD (RQ/GT0) AD5 HLDA (RQ/GT1) AD4 WR (LOCK) AD3 IO/M (S2) AD2 DT/R (S1) AD1 DEN (S0) AD0 ALE (QS0) NMI INTA (QS1) INTR TEST CLK READY GND RESET 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 8086 Hình 1.13 – 8259A mắc liên tầng 3.3.5 Chip điều khiển truy nhập nhớ trực tiếp DMAC 8237 (Direct Memory Access Controller) DMAC 8237 thực truyền liệu theo kiểu: kiểu đọc (từ nhớ thiết bị ngoại vi), kiểu ghi (từ thiết bị ngoại vi đến nhớ) kiểu kiểm tra GV: Phạm Hùng Kim Khánh Trang 16 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính 32 33 34 35 37 38 39 40 12 19 18 17 16 36 13 11 30 29 28 27 26 23 22 21 DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 A0 A1 A2 A3 A4 A5 A6 A7 25 24 14 15 DAK0 DAK1 DAK2 DAK3 CLK DRQ0 DRQ1 DRQ2 DRQ3 MEMR MEMW EOP HLDA IOR IOW READY RESET VX CS 10 AEN ASTB HRQ 8237 EOP RESET CS READ CLK AEN ADST Decrementor Incrementor Temp word count register Temp address register I/O buffer Bus 16 bit Timing and control Output buffer Read buffer R/W buffer Base Base word count address Current Current word count address A0 – A3 A4 – A7 Command control MEMW MEMR A8 – A15 IOW Read buffer IOR DRQ0 – DRQ3 DACK0 – DACK3 HLDA Command Priority encoder and rotating prority logic HRQ D0 – D1 Write buffer I/O buffer RD DB0 – DB7 Mask Request R/W Mode Status Temp Hình 1.14 – Sơ đồ chân sơ đồ khối DMAC 8237A GV: Phạm Hùng Kim Khánh Trang 17 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính Khối Timing and Control (định thời điều khiển): Tạo tín hiệu định thời điều khiển cho bus (external bus) Các tín hiệu đồng với xung clock đưa vào DMAC (tần số xung clock tối đa MHz) Khối Priority encoder and rotating priority logic (mã hóa ưu tiên quay mức ưu tiên): DMAC 8237A có mơ hình ưu tiên: mơ hình ưu tiên cố định (fixed priority) mơ hình ưu tiên quay (rotating priority) Trong mơ hình ưu tiên cố định, kênh có mức ưu tiên cao cịn kênh có mức ưu tiên thấp Cịn mơ hình ưu tiên quay mức ưu tiên khởi động giống mơ hình ưu tiên cố định yêu cầu DMA kênh phục vụ đặt xuống mức ưu tiên thấp Khối Command Control (điều khiển lệnh): Giải mã ghi lệnh (xác định ghi truy xuất loại hoạt động cần thực hiện) Các ghi: DMAC 8237A có tất 12 loại ghi nội khác nhau: Tên Kích thước (bit) Số lượng Thanh ghi địa sở (Base Address Register) 16 Thanh ghi đếm từ sở (Base Word Count Register) 16 Thanh ghi địa hành (Current Address Register) 16 Thanh ghi đếm từ hành (Current Word Count Register) 16 Thanh ghi địa tạm (Temporary Address Register) 16 Thanh ghi đếm từ tạm (Temporary Word Count Register) 16 Thanh ghi trạng thái (Status Register) Thanh ghi lệnh (Command Register) Thanh ghi tạm (Temporary Register) Thanh ghi chế độ (Mode Register) Thanh ghi mặt nạ (Mask Register) Thanh ghi yêu cầu (Request Register) Chức chân 8237A: CLK (Input): tín hiệu xung clock mạch Tín hiệu thường lấy từ 8284 sau qua cổng đảo CS (Input): thường nối với giải mã địa RESET (Input): khởi động 8237A, nối với ngõ RESET 8284 Khi Reset ghi mặt nạ lập cịn phần sau bị xóa: GV: Phạm Hùng Kim Khánh Trang 18 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính + Thanh ghi lệnh + Thanh ghi trạng thái + Thanh ghi yêu cầu + Thanh ghi tạm + Flip-flop đầu/cuối (First/Last flip-flop) READY (Input): nối với READY CPU để tạo chu kỳ đợi truy xuất thiết bị ngoại vi hay nhớ chậm HLDA (Hold Acknowledge)(Input): tín hiệu chấp nhận yêu cầu treo từ CPU vi DRQ0 – DRQ3 (DMA Request)(Input): tín hiệu yêu cầu treo từ thiết bị ngoại DB0 – DB7 (Input, Output): nối đến bus địa liệu CPU IOR , IOW (Input, Output): sử dụng chu kỳ đọc ghi EOP (End Of Process)(Input,Output): bắt buộc DMAC kết thúc trình DMA ngõ vào hay dùng để báo cho kênh biết liệu chuyển xong (Terminal count – TC), thường dùng yêu cầu ngắt để CPU kết thúc trình DMA A0 – A3 (Input, Output): chọn ghi 8237A lập trình hay dùng để chứa bit địa thấp A4 – A7 (Output): chứa bit địa HRQ (Hold Request)(Output): tín hiệu yêu cầu treo đến CPU DACK0 – DACK3 (DMA Acknowledge)(Output): tín hiệu trả lời yêu cầu DMA cho kênh AEN (Output): cho phép lấy địa vùng nhớ cần trao đổi ADSTB (Address Strobe)(Output): chốt bit địa cao A8 – A15 chứa chân DB0 – DB7 MEMR , MEMW (Output): dùng để đọc / ghi nhớ Các ghi nội: Các ghi nội DMAC 8237A truy xuất nhờ bit địa thấp A0 – A3 Bit địa A3 A2 A1 A0 Địa Chọn chức R/W? 0 0 X0 Thanh ghi địa nhớ kênh R/W 0 X1 Thanh ghi đếm từ kênh R/W 0 X2 Thanh ghi địa nhớ kênh R/W 0 1 X3 Thanh ghi đếm từ kênh R/W GV: Phạm Hùng Kim Khánh Trang 19 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính 0 X4 Thanh ghi địa nhớ kênh R/W 1 X5 Thanh ghi đếm từ kênh R/W 1 X6 Thanh ghi địa nhớ kênh R/W 1 X7 Thanh ghi đếm từ kênh R/W 0 X8 Thanh ghi trạng thái / lệnh R/W 0 X9 Thanh ghi yêu cầu W 1 XA Thanh ghi mặt nạ cho kênh W 1 XB Thanh ghi chế độ W 1 0 XC Xóa flip-flop đầu/cuối W 1 XD Xóa toàn ghi / đọc ghi tạm 1 XE Xóa ghi mặt nạ W 1 1 XF Thanh ghi mặt nạ W W/R Địa ghi nội dùng ghi / đọc địa chỉ: Kênh IOR IOW A3 A2 A1 A0 Thanh ghi R/W? 0 0 Địa sở địa hành W 0 0 Địa hành R 0 0 Bộ đếm sở đếm hành W 0 Bộ đếm hành R 0 Địa sở địa hành W 0 Địa hành R 0 1 Bộ đếm sở đếm hành W 0 1 Bộ đếm hành R 0 0 Địa sở địa hành W 1 0 Địa hành R 0 1 Bộ đếm sở đếm hành W 1 Bộ đếm hành R 0 1 Địa sở địa hành W 1 Địa hành R 0 1 Bộ đếm sở đếm hành W 1 1 Bộ đếm hành R GV: Phạm Hùng Kim Khánh Trang 20 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính Địa ghi trạng thái điều khiển: A3 A2 A1 A0 Thanh ghi IOR ` IOW 1 0 Ghi ghi lệnh 1 0 Đọc ghi trạng thái 1 0 Ghi ghi yêu cầu 1 Ghi ghi mặt nạ 1 1 Ghi ghi chế độ 1 0 Xóa flip-flop đầu/cuối 1 1 Xóa tất ghi nội 1 1 1 1 Địa sở địa hành 1 1 Địa hành 1 1 Bộ đếm sở đếm hành 1 1 Bộ đếm hành Mạch 8273A-5 chứa kênh trao đổi liệu DMA với mức ưu tiên lập trình 8237A-5 có tốc độ truyền MBps cho kênh kênh truyền mảng có độ dài 64 KB Để sử dụng mạch DMAC 8237A, ta cần tạo tín hiệu điều khiển sau: Vcc RD WR AEN (8237A) IO/ M 11 10 14 13 15 1A 1B 2A 2B 3A 3B 4A 4B 1Y 2Y 3Y 4Y IOR IOW MEMR 12 MEMW G A/B 74LS257 Hình 1.15 – Tín hiệu điều khiển cho hệ thống làm việc với DMAC 8237A Tín hiệu AEN từ 8237A dùng để cấm tín hiệu điều khiển từ CPU DMAC nắm quyền điều khiển bus GV: Phạm Hùng Kim Khánh Trang 21 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính 3.3.6 Chip điều khiển hình CRTC 6845 (Cathode Ray Tube Controller) 33 32 31 30 29 28 27 26 21 23 24 22 25 D0 D1 D2 D3 D4 D5 D6 D7 MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 MA12 MA13 CLK E LPSTD RST RS R/W CS RA0 RA1 RA2 RA3 RA4 CURSOR DE HS VS 10 11 12 13 14 15 16 17 38 37 36 35 34 19 18 39 40 6845 Hình 1.16 – Sơ đồ chân 6845 RST (Reset): khởi động lại 6845 LPSTD (Light Pen Strobe): lưu trữ địa hành RAM hình ghi bút sáng CPU đọc ghi xác định vị trí bút sáng hình MA0 ÷ MA13 (Memory Address): 14 địa nhớ cho RAM hình DE (Display Enable): cho phép (=1) hay khơng (=0) tín hiệu điều khiển địa vùng lên hình CURSOR: vị trí trỏ quét (=1) hay chưa (=0) VS (Vertical Synchronization): ngõ tín hiệu đồng quét dọc HS (Horizontal Synchronization): ngõ tín hiệu đồng quét ngang RA0 ÷RA4 (Row Address): phân định hàng quét ký tự chế độ văn (32 hàng quét) Trong chế độ đồ họa, chúng kết hợp với MA0 ÷ MA13 tạo địa cho bank RAM hình D0 ÷ D7: đường liệu CS : chọn chip RS (Regigter Select): chọn ghi địa (=0) hay ghi liệu (=1) GV: Phạm Hùng Kim Khánh Trang 22 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính E: xung âm kích hoạt bus liệu dùng xung clock cho 6845 đọc / ghi liệu vào ghi bên R/ W : đọc / ghi liệu vào ghi CLK: dùng đồng với tín hiệu hình thường tốc độ ký tự hình 3.3.7 Chip đồng xử lý toán học 8087/80287/80387 (Mathematical co-processor) Các đồng xử lý toán 80x87 hỗ trợ CPU việc tính tốn biểu thức dùng dấu chấm động cộng, trừ, nhân, chia số dấu chấm động, thức, logarit, … Chúng cho phép xử lý phép toán nhanh nhiều so với CPU Thời gian xử lý 8087 8086 sau (dùng xung clock MHz): Phép tốn 8087 [µs] 8086 [µs] Cộng / trừ 10.6 1000 Nhân 11.9 1000 Chia 24.4 2000 Căn bậc hai 22.5 12250 Tang 56.3 8125 Lũy thừa 62.5 10680 Lưu trữ 13.1 750 8087: 8087 gồm đơn vị điều khiển (CU – Control Unit) dùng để điều khiển bus đơn vị số học (NU – Numerical Unit) để thực phép toán dấu chấm động mạch tính lũy thừa (exponent module) mạch tính phần định trị (mantissa module) Khác với 8086, thay dùng ghi rời rạc ngăn xếp ghi Đơn vị điều khiển nhận giải mã lệnh, dọc ghi toán hạng, chạy lệnh điều khiển riêng 8087 Do đó, CU đồng với CPU NU thực cơng việc tính tốn CU bao gồm điều khiển bus, đệm liệu hàng lệnh Ngăn xếp ghi có tất ghi từ R0 ÷ R7, ghi dài 80 bit bit 79 bit dấu, bit 64 ÷ 78 dùng cho số mũ phần lại phần định trị Dữ liệu truyền ghi thực nhanh 8087 có độ rộng bus liệu 84 bit không cần phải biến đổi định dạng Ngay sau reset PC, đồng xử lý kiểm tra xem có nối với PC hay khơng đường BHE /S7 8087 điều chỉnh độ dài hàng lệnh cho phù hợp với CPU (nếu dùng 8086 độ dài byte) GV: Phạm Hùng Kim Khánh Trang 23 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính CU - Control Unit NU - Numerical Unit Bộ điều khiển số Từ điều khiển Từ trạng thái Bus liệu Module lũy thừa Đệm liệu Từ thẻ Địa trạng thái Module định trị Thanh ghi Điều khiển bus ngăn xếp Hình 1.17 – Sơ đồ khối 8087 CLK (8284) 16 15 14 13 12 11 10 19 23 25 24 22 31 33 21 34 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 CLK A16/S3 A17/S4 A18/S5 A19/S6 BUSY QS0 QS1 READY RQ/GT0 RQ/GT1 RST S0 S1 S2 INT 39 38 37 36 35 26 27 28 32 16 15 14 13 12 11 10 INT (8259) IRx (8259) 19 18 33 17 22 31 30 21 23 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 CLK A16/S3 A17/S4 A18/S5 A19/S6 INTR MX NMI READY RQ/GT0 RQ/GT1 RST TEST S0 S1 S2 BHE/S7 LOCK QS0 QS1 RD BHE/S7 8087 39 38 37 36 35 26 27 28 34 29 25 24 32 8086 Hình 1.18 – Sơ đồ kết nối 8087 CPU 8086 GV: Phạm Hùng Kim Khánh Trang 24 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính 8087 có ghi trạng thái ghi từ thẻ (tag word) gồm cặp bit Tag0 ÷ Tag7 để lưu trữ thơng tin liên quan đến nội dung ghi R0 ÷ R7 phép thực số tác vụ nhanh Mỗi ghi từ thẻ có bit xác định giá trị khác ghi Ri Tag = 00: xác định Tag = 01: zero Tag = 10: NAN, giá trị bất thường Tag = 11: rỗng 80287: Do 80286 có chế độ mạch bảo vệ nên mạch ghép nối 80286 80287 thiết kế khác 8087 đơn vị điều khiển CU Bộ đồng xử lý không thực truy xuất nhớ trực tiếp Để truy xuất nhớ, 80287 cần đơc vị định địa đơn giản mà cịn phải tăng cường thêm chức quản lý nhớ 80286 Cấu trúc bên 80287 tương tự 8087, có đơn vị bus thay đổi cho phù hợp với 80286 S0 S1 15 16 17 11 S0 S1 CLK PCLK X1 X2 READY RESET 10 13 12 S0 S1 32 37 ARDY AYEN EFI F/C RES SRDY SYEN 29 31 39 38 34 33 27 28 36 40 35 82284 S0 S1 19 S0 S1 18 82288 INTA IORC IOWC M/IO MRDC MWTC CLK 15 14 CEN/AEN CENL CMDLY MB READY ALE DEN DT/R MCE 13 12 11 S0 S1 CLK CLK286 CMD0 CMD1 COD/INTA CKM HLDA NPS1 NPS2 NPRD NPWR PEACK READY RESET 16 17 80287 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 ERROR BUSY PEREQ 23 22 21 20 19 18 17 16 15 14 12 11 26 25 24 36 38 40 42 44 46 48 50 37 39 41 43 45 47 49 51 52 31 54 53 64 57 59 61 63 29 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 CAP CLK BUSY ERROR HOLD INTR NMI PEREQ READY RST A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 BHE COD/INTA HLDA LOCK M/IO PEACK S0 S1 34 33 32 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 66 65 68 67 80286 15 16 17 11 S0 S1 CLK PCLK X1 X2 READY RESET 10 13 12 ARDY AYEN EFI F/C RES SRDY SYEN 82284 Hình 1.19 – Sơ đồ kết nối 80286 80287 GV: Phạm Hùng Kim Khánh Trang 25 S0 S1 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính Khác vơi 8087, 80287 hoạt động khơng đồng với CPU nên dùng xung clock riêng 80387: Ưu điểm 80387 so với 80287 thực phép tốn số học nhanh No có bus liệu 32 bit CPU sử dụng công nghệ CMOS nên công suất tiêu thụ thấp Các hệ máy tính 4.1 Máy tính khí Năm 1942, nhà khoa học Pháp Blaise Pascal xây dựng máy thực cơng việc tính tốn Đây thiết bị hồn tồn khí sử dụng bánh cung cấp lực cánh tay quay Nó thực phép toán cộng trừ 30 năm sau, nhà toán học Đức Baron Gottfried Wilherm von Leibniz xây dựng máy khí làm phép nhân chia Sau đó, giáo sư Charles Babbage thiết kế xây dựng máy sai phân (difference engine) Nó thiết kế để chạy giải thuật đơn: phương pháp sai phân hữu hạn sử dụng đa thức thực phép toán cộng trừ Năm 1834, Babbage thiết kế xây dựng máy phân tích (analytical engine) Máy phân tích có thành phần: lưu trữ (bộ nhớ), tính toán, thành phần nhập (đầu đọc thẻ đục lỗ) thành phần xuất (in đục lỗ) Bộ tính tốn nhận tốn hạng từ lưu trữ, thực phép toán cộng, trừ, nhân hay chia chúng trả kết lưu trữ Phát triển máy phân tích máy đa Máy đọc lệnh từ thẻ đục lỗ thực thi chúng Bằng cách đục lỗ chương trình khác thẻ nhập, máy phân tích có khả thực tính tốn khác Lập trình viên máy tính Ada Lovelace tạo phần mềm cho máy phân tích Vào năm 1930, Konrad Zuse xây dựng chuỗi máy tính tốn tự động cách sử dụng relay từ Sau đó, John Atanasoff George Stibbitz thiết kế máy tính (calculator) Máy Atanasoff sử dụng số nhị phân có tụ điện làm cho nhớ làm tươi theo chu kỳ Tuy nhiên, máy bị thất bại công nghệ phần cứng không tương xứng với ý tưởng thiết kế Năm 1944, Aiken hoàn tất máy tính Mark 1, có tất 72 từ, từ 23 số thập phân có thời gian chu kỳ giây Việc nhập xuất thực băng giấy đục lỗ 4.2 Máy tính đèn điện tử - hệ thứ Năm 1943, máy tính số điện tử giới bắt đầu hoạt động, máy Colossus Colossus Alan Turing thiết kế nhằm thực giải mã thông điệp mã hóa chiến tranh giới thứ Cũng năm 1943, Mauchley Presper Eckert bắt đầu tiến hành xây dựng máy tính ENIAC (Electronic Numerical Integrator And Computer) ENIAC gồm 1800 đèn điện tử 1500 relay, cân nặng 30 tấn, công suất tiêu GV: Phạm Hùng Kim Khánh Trang 26 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính thụ 140 kWh Nó có tất 20 ghi, ghi lưu trữ số thập phân 10 chữ số Sau đó, John von Neumann thiết kế máy IAS dựa sở máy EDVAC, phiên nâng cao ENIAC Máy von Neumman có phần bản: nhớ, đơn vị luận lý số học (ALU – Arithmetich Logic Unit), đơn vị điều khiển chương trình, thiết bị nhập thiết bị xuất Bộ nhớ có tất 4096 từ, từ lưu trữ 40 bit Mỗi từ chứa lệnh 20 bit hay số nguyên có dấu 39 bit Mỗi lệnh 20 bit gồm có bit xác định loại lệnh 12 bit xác định 4096 từ nhớ Bộ nhớ Đơn vị điều khiển ALU Nhập Xuất Thanh ghi tích lũy Hình 1.20 – Máy von Neumann Vào thời gian máy IAS, nhà nghiên cứu MIT xây dựng máy tính, máy Whirlwind Nó có từ dài 16 bit thiết kế để điều khiển thời gian thực 4.3 Máy tính transistor – hệ thứ hai Năm 1948, John Bardeen, Walter Brattain William Shockley phát minh transistor làm cách mạng lĩnh vực máy tính Máy tính transistor xây dựng MIT, máy TX-0 (Transistorized experimental computer 0), có 16 bit tương tự Whirlwind Năm 1961, máy tính PDP-1 xuất có 4K từ 18 bit khoảng thời gian chu kỳ µs Vài năm sau, PDP-8 đời có 12 bit giá thành rẻ PDP-1 nhiều (16.000 USD so với 120.000 USD) PDP-8 có đổi hình thành bus đơn gọi omnibus bus tập hợp dây nối song song dùng để kết nối thành phần máy tính GV: Phạm Hùng Kim Khánh Trang 27 Tài liệu Cấu trúc máy tính & Hợp ngữ Tổng quan hệ thống máy tính Trong đó, IBM xây dựng phiên 709 transistor, máy tính 7094 có thời gian chu kỳ µs nhớ 32K từ 36 bit Năm 1964, công ty CDC giới thiệu máy 6600 có tốc độ nhanh 7094 bên CPU có chế song song CPU có vài đơn vị thực phép cộng, đơn vị khác thực phép nhân, chia tất chúng hoạt động song song Với cơng việc, máy có khả thực thi 10 lệnh đồng thời CPU Bộ nhớ Thiết bị đầu cuối Thiết bị xuất / nhập dùng băng giấy Xuất / nhấp khác Omnibus Hình 1.21 – Omnibus PDP-8 4.4 Máy tính IC – hệ thứ ba Vi mạch phát minh cho phép đặt vài chục transistor chip đơn Việc giúp cho máy tính xây dựng IC nhỏ hơn, nhanh rẻ so với máy tính transistor Lúc này, IBM giới thiệu sản phẩm đơn, máy System 360, thiết kế dựa vi mạch Đổi quan trọng 360 khả đa lập trình (multiprogramming), có vài chương trình nhớ đồng thời để chương trình chờ xuất / nhập liệu chương trình khác tính tốn Một đặc trưng khác 360 khơng gian địa lớn (thời điểm lúc đó), với 224 byte nhớ (16 MB) 4.5 Máy tính cá nhân VLSI – hệ thứ tư Vào thập niên 80, vi mạch VLSI (Very Large Scale Integrate) có khả chứa vài chục ngàn, vài trăm ngàn vài triệu transistor chip đơn chế tạo Sự phát triển dẫn đến việc sản xuất máy tính nhỏ nhanh Do đó, giá giảm xuống đến mức cá nhân sở hữu máy tính Các máy tính cá nhân thường dùng cho việc xử lý từ, bảng tính ứng dụng tương hỗ khác Các máy tính hệ chia thành loại: máy tính cá nhân, máy tính mini, siuê máy tính mini, mainframe, siêu máy tính Máy tính mini sử dụng ứng dụng thời gian thực điều khiển khơng lưu hay tự động hóa Siêu máy tính mini dùng hệ thống chia sẻ thời gian, máy chủ Mainframe dùng nhóm cơng việc lớn hay đòi hỏi sở liệu lớn, … Siêu máy tính thiết kế đặc biệt để cựa đại hóa số thao tác dấu chấm động 1s (FLOP – floating point operations per second) Máy tính có tốc độ GF/s khơng xem siêu máy tính GV: Phạm Hùng Kim Khánh Trang 28 ... xếp Hình 1. 17 – Sơ đồ khối 8087 CLK (8284) 16 15 14 13 12 11 10 19 23 25 24 22 31 33 21 34 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD 11 AD12 AD13 AD14 AD15 CLK A16/S3 A17/S4 A18/S5 A19/S6 BUSY... S0 S1 34 33 32 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 66 65 68 67 80286 15 16 17 11 S0 S1 CLK PCLK X1 X2 READY RESET 10 13 12 ARDY AYEN EFI F/C RES SRDY SYEN 82284 Hình 1. 19... 26 Vcc 8259A - Master 10 11 12 13 14 15 16 17 18 19 20 GND VCC AD14 AD15 AD13 A16/S3 AD12 A17/S4 AD 11 A18/S5 AD10 A19/S6 AD9 BHE/S7 AD8 MN/MX AD7 RD AD6 HOLD (RQ/GT0) AD5 HLDA (RQ/GT1) AD4 WR (LOCK)