Đang tải... (xem toàn văn)
[r]
(1)TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN KHOA ĐIỆN TỬ VIỂN THƠNG
PHỊNG THÍ NGHIỆM XỬ LÝ SỐ VÀ HỆ THỐNG NHÚNG (DESLab) CHƯƠNG TRÌNH HỌC
LỚP THIẾT KẾ LOGIC TRÊN FPGA
& LỚP THIẾT KẾ HỆ THỐNG NHÚNG TRÊN FPGA
I. LỚP THIẾT KẾ LOGIC TRÊN FPGA Gồm 10 thực tập, thời gian tiết/bài
Lab 1: Chuyển mạch, Led bộđa hợp (Switches, Lights, and Multiplexers) Lab 2: Số hiển thị số (Numbers and Displays)
Lab 3: Các chốt, Flip Flop ghi (Latches, Flipflops, and Registers) Lab 4: Bộđếm (Counters)
Lab 5: Đồng hồ bộđịnh thời (Clocks and Timers)
Lab 6: Các cộng, trừ nhân (Adders, Subtractors, and Multipliers) Lab 7: Máy trang thái hữu hạn (Finite State Machines)
Lab 8: Sử dụng nhớ nhúng (Memory Blocks) Lab 9: Thiết kế CPU đơn giản (A Simple Processor) Lab 10: Thiết kế CPU nâng cao (An Enhanced Processor) II. LỚP THIẾT KẾ HỆ THỐNG NHÚNG TRÊN FPGA
Gồm 10 thực tập, thời gian tiết/bài
Lab 1: Thiết kế hệ thống nhúng đơn giản FPGA dùng CPU mềm NIOS II (Design a simple embedded system on FPGA using soft CPU NIOS II )
Lab 2: Giao tiếp vào đơn giản (Simple I/O interface)
Lab 3: Tạo thành phần cho SoPC (create a SoPC component) Lab 4: Sử dụng SRAM DRAM (Using SRAM and DRAM)
Lab 5: Trao đổi liệu dùng phương pháp hỏi vòng ngắt (Data transfer using polling and interrupt)
Lab 6: Truyền liệu theo phương pháp DMA (Data transfer using DMA) Lab 7: Điều khiển Bus phân xử Bus (Bus control and bus arbitration) Lab 8: Gỡ rối chương trình dùng SignalTap (Debug with Signaltap)
(2)III.LỚP KỸ THUẬT LAYOUT CHIP CƠ BẢN:
Gồm lý thuyết thực tập, thời gian tiết/ buổi: Lý thuyết 1: Công nghệ CMOS cấu trúc transistor MOSFET Lab 1: Làm quen hệđiều hành Linux
Lý thuyết 2: Quy trình thiết kế vi mạch CMOS, giới thiệu phần mềm Cadence thư viện công nghệ thiết kế
Lab 2: Sử dụng phần mềm Cadence Composer để vẽ schematic Lab 3: Mô mạch điện với Cadence Spectre
Lý thuyết 3: Các quy tắc layout kỹ thuật layout Lab 4: Vẽ layout mạch điện
Lab 5: Vẽ layout mạch điện
Lý thuyết 4: Kỹ thuật kiểm tra thiết kế DRC, LVS Lab 6: Kiểm tra thiết kế layout dùng DRC LVS Lý thuyết 5: Các mạch điện CMOS
Lab 7: Thiết kế layout mạch CMOS
Lab 8: Thiết kế layout mạch CMOS –
Chứng nhận:Đạt điểm kiểm tra cấp chứng nhận trường ĐHKHTN
Học phí lớp: 850.000 đ, riêng sinh viên (có thẻ sinh viên) 750.000 đ Sinh viên Khoa Điện
tử - Viễn thông trường ĐHKHTN 600.000 đ
Khai giảng: Lớp ngày 11/11/2009, Lớp ngày 12/11/2009, Lớp ngày 13/11/2009,
Ghi danh: Văn phịng Trung Tâm Điện tử Máy tính (mặt tiền, ĐT: 38.321.998, 38.655.458 sáng,
chiều, tối thứ 2-7)