CẤU KIỆN ĐIỆN TỬ CHƯƠNG 56 TRANSISTOR HIỆU ỨNG TRƯỜNG Transistor hiệu ứng trường gọi tắt FETs [Fiel-Effect Transistors] bao gồm hai loại là: Transistor hiệu ứng trường có cấu trúc cổng bán dẫn-oxide-kim loai, gọi tắt MOSFET [Metal-Oxide-Semiconductor FET], transistor hiệu ứng trường có cấu trúc cổng tiếp giáp pn, thường gọi JFET [Junction FET] Transistor MOSFET trở thành dụng cụ bán dẫn quan trọng việc thiết kế chế tạo mạch tích hợp (ICs) tính ổn định nhiệt nhiều đặc tính thơng dụng tuyệt vời khác Cả MOSFET JFET dẫn điện theo kênh dẫn, nên loại có dạng kênh dẫn bán dẫn n p, gọi MOSFET kênh n (gọi tắt NMOS), MOSFET kênh p (gọi tắt PMOS) JFET kênh n JFET kênh p tương ứng Ngoài ra, MOSFET dựa theo nguyên tắc hình thành kênh dẫn mà có MOSFET cảm ứng kênh hay tăng cường kênh; giàu kênh (kênh khơng có sẵn) MOSFET nghèo kênh (kênh có sẵn) 3.1 CẤU TRÚC CƠ BẢN CỦA MOSFET Cấu tạo ký hiệu mạch MOSFET kênh n cho hình 3.1 Phần MOSFET có cấu trúc hai cực tụ điện: kim loại phía nối với chân gọi chân Cổng [Gate] G, cực phía phiến đế làm vật liệu bán dẫn Si tạp dạng p, đế nối với cực nguồn bên MOS (MOS ba chân), phần lớn, cực đế lấy chân thứ tư có tên chân Đế [Bode] B, (có cịn gọi cực SS [Substrate]) phép điều khiển mức điện thể từ bên ngồi Lớp điện mơi tụ lớp cách điện mỏng di ôxit Silicon (SiO2), cấu trúc nên Cổng - Đế gọi cấu trúc tụ MOS [Metal-Oxide-Semiconductor] Các chân Nguồn [Source] S Máng [Drain] D, chân nối với vùng bán dẫn tạp dạng n+ đặt bên phiến đế, gọi vùng Nguồn vùng Máng tương ứng Đối với dụng cụ bán dẫn kênh n, dịng điện hình thành điện tử vùng Nguồn Máng cấu tạo vùng pha tạp đậm n+ (vào khoảng 1020 cm-3) để tiếp xúc tốt với kênh dẫn Người ta dùng phương pháp cấy ion để tạo vùng Nguồn Máng sau cấu trúc Cổng xác lập cho hai vùng thẳng hàng với vùng Cổng, để hình thành kênh dẫn liên tục cần phải có chồng lấn vùng Cổng với vùng Nguồn Cổng với Máng hai đầu kênh dẫn Do cấu tạo dụng cụ có tính đối xứng nên Nguồn Máng thay lẫn Vùng bán dẫn hai vùng Nguồn Máng phía Cổng gọi vùng kênh Khoảng cách hai tiếp giáp pn (vùng Nguồn-Đế vùng Máng-Đế) chiều dài hiệu dụng kênh L W chiều rộng kênh Vùng đế bán dẫn tạp kiểu ngược lại với hai vùng Nguồn Máng (thường mức pha tạp loãng hơn) để đảm bảo cách ly hai vùng Lớp ôxit (SiO2) tạo cách gia nhiệt nhiệt độ cao để có đặc tính bề mặt chung tốt Vật liệu làm Cổng thông dụng kim BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 57 loại polysilicon Khi chiều dài kênh dẫn 0,3µm, thơng số điển hình là: chiều dày lớp ơxit ≈ 10µm, mức pha tạp vùng đế ≈ 3x1017cm-3, độ dày tiếp giáp pn Máng-Đế Nguồn-Đế ≈ 0,2µm Đối với loại kênh dẫn, mức ngưỡng điện áp cổng phải thích hợp để làm biến đổi kênh dẫn Nếu kênh dẫn biến điện áp cổng (tức kênh dẫn thường hở - normally OFF) MOSFET gọi dụng cụ tăng cường kênh điện áp cổng cần phải có cho “tăng cường” [enhance] hay làm giàu kênh dẫn, (hình 3.1a, b, c) Nếu kênh có sẵn điện áp cổng (tức thường kín - ON), MOSFET gọi dụng cụ nghèo kênh điện áp cổng cần cho việc “làm suy kiệt” [deplete] hay làm nghèo kênh dẫn, (hình 3.1d) Các điện áp dòng điện MOSFET kênh n xác định rõ hình 3.1b Dịng Máng iD, dòng Nguồn iS, dòng Cổng iG, dòng đế iB xác định với chiều dương dòng rõ cho transistor MOSFET kênh n Các điện áp cực quan trọng điện áp Cổng-Nguồn: vGS = vG - vS , điện áp Máng-Nguồn: vDS = vD - vS , điện áp Nguồn-Đế: vSB = vS - vB Tất điện áp có giá trị ≥ chế độ hoạt động thông thường N MOSFET Chú ý rằng: vùng Nguồn Máng tạo thành tiếp giáp pn với vùng Đế Hai tiếp giáp luôn giữ điều kiện phân cực ngược để có cách ly tiếp giáp transistor MOS Vì vậy, điện áp Đế phải nhỏ với điện áp cực Nguồn Máng để đảm bảo cho tiếp giáp pn phân cực ngược cách thích hơp, tức: iB ≈ Ngồi ra, Cổng phải cực kim loại để có tiếp xúc mặt cách điện với vùng kênh qua lớp SiO2, hay nói cách khác khơng có kết nối điện trực tiếp cực Cổng kênh dẫn MOSFET, nên MOSFET dụng cụ có trở kháng vào cao, dịng Cổng nhỏ, iG ≈ cấu hình phân cực dc Vì lý mà đơi MOSFET cịn có tên gọi FET có cổng cách ly hay IGFET [Insulated-Gate FET] 3.2 NGUYÊN LÝ LÀM VIỆC VÀ ĐẶC TUYẾN CỦA NMOS KIỂU TĂNG CƯỜNG a) Các đặc tính tụ MOS Như nói cấu tạo, trung tâm MOSFET thực chất có cấu trúc tụ MOS, vẽ hình 3.2a, điện cực phía tụ hình thành kim loại, chẳng hạn nhôm chất có cấu trúc đa tinh thể pha tạp đậm đặc (đa tinh thể Si), điện cực xem cực Cổng (G) Một lớp cách điện mỏng thương di-ôxit Si cách ly cổng kim loại với đế vùng bán dẫn mà tính điện cực thứ hai tụ MOS Diôxit Si chất cách điện chất lượng cao, ổn định dễ dàng tạo thành ơ-xy hóa nhiệt đế Silicon Khả để tạo thành chất cách điện chất lượng cao lý mà Silicon trở thành vật liệu bán dẫn chủ yếu công nghệ chế tạo dụng cụ bán dẫn Vùng bán dẫn làm đế n hay p hình 3.2a Nguyên lý làm việc tụ MOS chất nguyên tắc hoạt động MOSFET Lớp bán dẫn tạo thành điện cực phía tụ có điện trở suất lớn số BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 58 lượng lỗ trống điện tử vùng đế hạn chế (pha tạp loãng), điện dung tụ có cấu trúc hàm phi tuyến điện áp vG Hình 3.2(b, c, d) mô tả trạng thái tức thời vùng bán dẫn làm đế, phía điện cực Cổng theo ba giá trị điện áp phân cực khác - Vùng Tích lũy Trạng thái tụ MOS đặt điện áp phân cực âm lớn lên cực Cổng so với cực Đế cho hình 3.2b Lượng điện tích âm lớn kim loại cân lỗ trống thu hút đến bề mặt phẳng chung lớp bán dẫn đế lớp di ơxit Si, trực tiếp phía cực Cổng Đối với trạng thái phân cực này, mật độ lỗ trống bề mặt vượt trội so với mật độ lỗ trống có đế bán dẫn p ban đầu ta xem bề mặt vùng tích lũy lỗ trống Lớp tích lũy mỏng, tồn chủ yếu dải điện tích trực tiếp phía cực Cổng - Vùng Nghèo Khi tăng dần điện áp đặt Cổng Ban đầu, lỗ trống bị đẩy khỏi bề mặt đế bán dẫn p gần sát với lớp ôxit Si, làm cho mật độ lỗ trống gần bề mặt giảm dần thấp mức hạt tải đa số thiết lập mức pha tạp đế mơ tả hình 3.2c Trạng thái gọi làm nghèo chế độ làm việc tụ MOS gọi chế độ nghèo Vùng phía cực Cổng kim loại bị suy kiệt hạt tải điện tự theo cách thức gọi vùng nghèo, vùng có trạng thái gần lớp tiếp xúc diode tiếp giáp pn Ở hình 3.2c, điện tích dương cực Cổng cân điện tích âm nguyên tử acceptor bị ion hóa vùng nghèo Độ rộng vùng nghèo thay đổi từ vài phần mười micron đến vài trăm micron tùy thuộc vào điện áp phân cực đặt vào mức pha tạp vùng bán dẫn dùng làm đế MOSFET - Vùng Đảo Khi tăng điện áp cực phía tụ nữa, điện tử thu hút đến bề mặt chung lớp bán dẫn đế lớp di-ôxit Silicon Tại giá trị điện áp đó, mật độ điện tử bề mặt vượt trội mật độ lỗ trống Ở điện áp này, bề mặt đảo cực tính từ bán dẫn tạp dạng p đế bán dẫn ban đầu thành lớp đảo bán dẫn tạp dạng n, hay gọi vùng đảo, trực tiếp phía cực G tụ Vùng đảo lớp mỏng, tồn chủ yếu dải điện tích trực tiếp phía vùng Cổng Mật độ cao điện tử lớp đảo cung cấp trình phát sinh cặp điện tử-lỗ trống phạm vi lớp nghèo Điện tích dương cực Cổng cân với tổng điện tích âm lớp đảo cộng với điện tích âm ion acceptor vùng nghèo Giá trị điện áp mà hình thành bề mặt lớp đảo đóng vai trị quan trọng transistor hiệu ứng trường điện áp gọi điện áp Ngưỡng VTN b) Sự hình thành kênh dẫn transistor NMOS kiểu tăng cường kênh Trước xây dựng biểu thức cho quan hệ dòngáp transistor NMOS, ta khảo sát NMOS cho hình 3.3 Theo hình vẽ, cực Nguồn, cực Máng cực Đế NMOSFET nối đất chung Đối với điện áp CổngNguồn, vGS = VGS thấp nhiều so với điện áp Ngưỡng VTN, hình 3.3a, có tiếp giáp pn đối nghịch tồn Nguồn Máng, nên có dịng điện rị nhỏ chảy hai điện cực Khi tăng VGS lên gần thấp điện áp Ngưỡng, vùng nghèo hình thành phía BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 59 vùng Cổng, vùng Nghèo kết hợp với vùng nghèo Nguồn Máng hình 3.3b Trong vùng nghèo khơng có hạt tải điện tự do, nên khơng thể có dịng điện xuất cực Nguồn Máng Tuy nhiên, cuối điện áp Cổng-Kênh tăng lên vượt giá trị điện áp Ngưỡng VTN, hình 3.3c, điện tử chảy vào từ vùng Nguồn, Máng Đế để hình thành nên lớp đảo kết nối vùng n+ Nguồn với vùng n+ Máng, tức có điện trở kết nối tồn cực Nguồn Máng Nếu đặt vào hai cực Máng Nguồn điện áp dương điện tử kênh trơi điện trường tạo nên dòng điện qua cực Máng Nguồn Dịng transistor NMOS ln ln chảy vào cực Máng, qua kênh dẫn cực Nguồn Cực Cổng cách ly với kênh dẫn, nên khơng có dịng cổng dc ta có: iG = Các tiếp giáp pn vùng máng với vùng đế, vùng nguồn với vùng đế (và tạo vùng kênh dẫn với vùng đế) phải luôn phân cực nghịch để đảm bảo chắn có dịng rị phân cực nghịch nhỏ để bỏ qua Như vậy, ta xem iB=0 Đối với MOSFET hình 3.3a, kênh dẫn cảm ứng nhờ điện áp đặt vào Cổng để có dẫn điện xảy Điện áp Cổng “tăng cường” độ dẫn điện kênh dẫn, nên MOSFET loại có tên gọi loại dụng cụ hoạt động chế độ tăng cường c) Đặc tuyến i-v transistor NMOS vùng tuyến tính Để xác định biểu thức quan hệ dòng điện chảy qua cực transistor NMOS theo điện áp đặt vào cực, ta xem dịng iG iB (đã xét trên) Vì vậy, dịng điện vào cực Máng phải với dòng điện chảy cực Nguồn nên ta có: iS = iD = iDS (3.1) Biểu thức cho dòng Máng-Nguồn iDS viết cách xem xét dịng điện tích chảy kênh dẫn hình 3.4 Điện tích điện tử đơn vị độ dài (gọi điện tích đường) điểm kênh dẫn bằng: '' (vox − VTN ) C/ cm, điều kiện vox ≥ VTN Q' = −WC ox (3.2) Trong đó: C"ox = ε ox / Tox , điện dung lớp ôxit đơn vị diện tích (F/ cm2) εox điện mơi lớp ơxít (F/ cm) [Đối với dioxide Si, εox= 3,9ε0 , đó: điện mơi khơng khí ε0 = 8,854x10-14 F/ cm] Tox độ dày lớp ôxit (cm) Điện áp vox điện áp đặt ngang qua lớp ơxít, tùy thuộc vào vị trí kênh dẫn: vox = vGS - v(x) (3.3) v(x) điện áp điểm x kênh dẫn so với nguồn Hãy lưu ý vox phải vượt giá trị VTN để tồn lớp đảo, Q’ vox > VTN Tại vị trí đầu cực Nguồn kênh dẫn, vox = vGS, vox giảm xuống đến giá trị vox = vGS - vDS vị trí đầu cực Máng kênh dẫn Dịng trơi điện tử điểm kênh cho tích điện tích đơn vị độ dài nhân với vận tốc vx : i(x) = Q’(x) vx(x) (3.4) Điện tích đường Q’ cho biểu thức (3.2), vận tốc trôi vx điện tử kênh dẫn xác định theo độ linh động điện tử điện trường đặt ngang qua kênh dẫn: (3.5) i ( x ) = Q' v x = − WC"ox (v ox − VTN ) [− µn E x ] Thay giá trị điện trường ngang (theo phương x) vox vào (3.5) ta có: dv ( x ) i ( x ) = −µ nC"oxW (vGS − v ( x ) − VTN ) (3.6) dx [ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT ] CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 60 i ( x )dx = − µ nC"oxW (vGS − v ( x ) − VTN )dv ( x ) (3.7) Điện áp đặt cực NMOS v(0) = v(L) = vDS , nên ta tính tích phân (3.7) theo chiều dài kênh từ đến L: L v DS ∫0 i( x )dx = − ∫0 µnC"oxW (vGS − v ( x ) − VTN )dv ( x ) (3.8) Bởi khơng có suy hao dòng điện chảy qua kênh dẫn, nên dòng điện kênh dẫn phải giá trị iDS điểm x kênh, nghĩa i(x) = - iDS, (3.8) suy sau: v ⎞ ⎛ (3.9) i DS L = µnC"oxW ⎜ vGS − VTN − DS ⎟ v DS ⎠ ⎝ v ⎞ W⎛ (3.10) ⎜ vGS − VTN − DS ⎟ v DS L⎝ ⎠ Giá trị µnC"ox giữ cố định nhà sản xuất định Để tiện cho mục đích thiết kế phân tích mạch, biểu thức (3.10) thường viết dạng sau: W⎛ v ⎞ ' i DS = K 'n ⎜ vGS − VTN − DS ⎟ v DS với: K 'n = µ nC ox L⎝ ⎠ hoặc: i DS = µnC"ox W v ⎞ ⎛ i DS = K n ⎜ vGS − VTN − DS ⎟ v DS đó: K n = K 'n (3.11) L ⎠ ⎝ Các thông số K n K 'n gọi thơng số hỗ dẫn, hai có đơn vị A/V2 Biểu thức (3.11) biểu thức kinh điển dòng Máng-Nguồn cho transistor NMOS hoạt động vùng tuyến tính, mà kênh dẫn điện trở kết nối trực tiếp vùng Nguồn vùng Máng Sự kết nối điện trở có sau điện áp đặt ngang qua lớp ơxít vượt q giá trị điện áp Ngưỡng điểm kênh dẫn, nghĩa là: vGS - v(x) ≥ VTN với điều kiện: 0≤x≤L (3.12) Điện áp kênh dẫn lớn phía đầu vùng Máng, v(L) = vDS Vì vậy, biểu thức (3.10) (3.11) hợp lý có điều kiện: (3.13) vGS - VTN ≥ vDS Tóm lại, NMOS làm việc vùng tuyến tính, ta có: v ⎞ W⎛ i DS = K 'n ⎜ vGS − VTN − DS ⎟ v DS , ⎠ L⎝ ' với điều kiện: vGS - VTN ≥ vDS ≥ K 'n = µnCox Rõ ràng ta nhận biểu thức cách nhóm số hạng (3.10): (3.14) ⎡ v ⎞⎤ ⎡ v ⎤ ⎛ i DS = ⎢WC"ox ⎜ vGS − VTN − DS ⎟ ⎥ ⎢µn DS ⎥ ⎠⎦ ⎣ L ⎦ ⎝ ⎣ (3.15) Khi điện áp Máng-Nguồn có giá trị nhỏ, số hạng thứ biểu diễn đại lượng điện tích trung bình đơn vị độ dài kênh dẫn, điện áp kênh dẫn trung bình v(x) = vDS/ Số hạng thứ hai tượng trưng cho vận tốc trôi kênh dẫn, mà điện trường trung bình với điện áp vDS đặt ngang qua kênh dẫn chia cho độ dài kênh L Đặc tuyến i-v vùng tuyến tính tạo từ biểu thức (3.14) cho hình 3.5 trường hợp VTN = 1V Kn = 250 µA/V2 Các đặc tuyến hình 3.5 phần đặc tuyến transistor NMOS Đặc tuyến BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 61 dụng cụ bán dẫn cực đồ thị dòng điện chảy qua lối linh kiện mà trường hợp dòng Máng hàm số điện áp đặt ngang qua lối mà điện áp Máng-Nguồn Họ đặc tuyến tạo ra, với đường đặc tuyến tương ứng với giá trị khác điện áp Cổng -Nguồn tức điện áp cổng lối vào Các đặc tuyến hình 3.5, thể họ đường thẳng có dạng gần giống nhau, lý nên vùng làm việc có tên gọi vùng tuyến tính, nhiên cóthể có đặc tuyến cong, cụ thể đường đặc tuyến ứng với VGS = 2V Đối với điện áp Máng-Nguồn bé, chẳng hạn: vDS « vGS - VTN, biểu thức (3.14) rút gọn thành: W i DS = µ nC"ox (vGS − VTN )v DS (3.16) L Dòng iDS chảy qua cực MOSFET lúc tỷ lệ thuận thuận với điện áp vDS đặt MOSFET FET làm việc giống với điện trở nối cực Nguồn Máng, giá trị điện trở điều khiển điện áp Cổng -Nguồn Điện trở FET làm việc vùng tuyến tính, gần gốc tọa độ, gọi điện trở mở [onresistance] RON, xác định xuất phát từ biểu thức (3.14), ta có: −1 ⎤ ⎥ RON = (3.17) W ⎥ v DS → ⎦ taûi − âiãøm − Q K 'n (VGS − VTN ) L Để ý RON với tỷ số vDS/ iDS biểu thức (3.16) Tại điểm gần sát với gốc tọa độ, đặc tuyến i-v MOSFET thực chất đường thẳng, tức đặc tuyến phải xét với điều kiện vDS « vGS - VTN, nhiên theo hình 3.5 độ tuyến tính bắt đầu bị vi phạm đặc tuyến thấp nhất, VGS- VTN = 2-1 = 1V (gần với giá trị VDS), nên lúc ta phải hiểu vùng tuyến tính với giá trị vDS thấp 0,1 đến 0,2V Đối với đặc tuyến ứng với VGS lớn, đặc tuyến V-A thể độ tuyến tính cao suốt giá trị VDS hình 3.5, chẳng hạn, ⎡ ∂i = ⎢ DS ⎢ ∂v DS ⎣ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 62 đường đặc tuyến ứng vơi VGS = 5V d) Sự bão hòa đặc tuyến i-v MOSFET Như xét trên, biểu thức (3.14) có ý nghĩa với điều kiện có kênh dẫn kết nối trực tiếp vùng Nguồn vùng Máng Ta xét tượng xảy MOSFET tăng điện áp Máng-Nguồn lên giá trị giới hạn biểu thức (3.14) mơ tả hình 3.6 Với ba giá trị điện áp Máng-Nguồn khác giữ cố định điện áp Cổng-Nguồn Ở hình 3.6a, MOSFET làm việc vùng tuyến tính, với vDS < vGS - VTN xét Khi tăng giá trị vDS lên thành vDS = vGS - VTN, hình 3.6b kênh dẫn bắt đầu biến đầu mút kênh phía vùng máng Hình 3.6c mơ tả trạng thái kênh dẫn theo giá trị vDS lớn Vùng kênh dẫn bị biến mất, hay nói cách khác bị thắt kênh [pinched off] bắt đầu phía vùng máng kênh dẫn, làm cho vùng kênh điện trở ngắn lại Chú ý: Nếu nhìn thống qua dễ nhầm lẫn cho rằng, dịng qua MOSFET 0, nhiên trường hợp dòng qua MOSFET ≠ Như mơ tả hình 3.7, điện áp điểm thắt kênh kênh dẫn luôn bằng: vGS - v(xpo) = VTN hay: v(xpo) = vGS - VTN (3.18) Điện áp điện áp đặt ngang qua phần đảo kênh, làm cho điện tử trôi kênh dẫn từ trái qua phải Khi điện tử di chuyển tới điểm thắt, chúng phóng thích vào vùng nghèo đầu cuối kênh vùng máng, lúc điện trường vùng nghèo điện tử vào vùng máng Ngay kênh dẫn thắt, sụt áp qua vùng kênh đảo không đổi Vì vậy, dịng máng trở thành số, MOSFET chuyển vào làm việc vùng bão hòa Vùng thường gọi vùng thắt kênh Ước lược biểu thức (3.14) với vDS = vGS - VTN, rút dòng màng-nguồn NMOS làm việc vùng bão hòa: K' W i DS = n (vGS − VTN ) Đối với: vDS ≥ vGS - VTN ≥ (3.19) L Đây biểu thức dòng máng transistor NMOS làm việc vùng bão hịa Dịng máng phụ thuộc vào bình phương số hạng (vGS - VTN), lại độc lập với điện áp máng-nguồn Trị số vDS để transistor làm việc vùng bão hòa gọi tên riêng vDSAT xác định biểu thức: vDSAT = vGS - VTN (3.20) VDSAT xem điện áp bão hịa, hay điện áp thắt Biểu thức (3.19), thể tương tự biểu thức (3.15): ⎡ ⎛ v − VTN ⎞ ⎤ ⎡ (vGS − VTN )⎤ (3.21) i DS = ⎢WC"ox ⎜ GS ⎟ ⎥ ⎢µn ⎥ L ⎦ ⎝ ⎠⎦ ⎣ ⎣ Vùng kênh bị biến đổi (đảo) có điện áp vGS - VTN đặt ngang qua nó, hình 3.7 Vì vậy, số hạng thứ (3.21) tương ứng với giá trị điện tích trung bình lớp đảo, số hạng thứ hai giá trị vận tốc điện tử trôi điện trường (vGS - VTN)/ L Hình 3.8a, tồn họ đặc tuyến transistor NMOS có VTN = 1V Kn = 25 µA/V2, mà vị trí điểm thắt kênh xác định vDS = VDSAT Phía bên trái vị trí BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG -6 VTN =1V, Kn = 25x10 A/ V CẤU KIỆN ĐIỆN TỬ 63 điểm thắt kênh trạng thái transistor làm việc vùng tuyến tính, phía phải điểm thắt vùng bão hòa Khi vGS ≤ VTN = 1V, transistor ngưng dẫn dòng máng Khi tăng điện áp Cổng vùng bão hịa, khoảng cách đặc tuyến dịng máng giãn chất luật bình phương biểu thức (3.19) Hình 3.8b, đặc tuyến cụ thể điện áp Cổng-Nguồn, VGS = 3V, đặc tuyến biểu diễn biểu thức quan hệ dịng-áp NMOS vùng tuyến tính vùng bão hịa Biểu thức vùng tuyến tính (3.14) miêu tả đường parabola hình 3.8b, điều kiện: VDS > VGS - VTN = 2V, đặc tuyến đường thẳng nằm ngang, tức NMOS bắt đầu chuyển vào vùng có dịng iDS bão hịa theo phương trình (3.19) Điểm thắt kênh điểm giao hai đường biểu diễn hai phương trình (3.14) (3.19) e) Tổng hợp nguyên lý làm việc phương trình NMOS kiểu tăng cường Như xét trên, không tồn kênh dẫn hai vùng máng nguồn điện áp VGS = 0V, nên với điện áp VDS dương cực đế B nối trực tiếp với cực nguồn, thực tế có hai tiếp giáp pn phân cực ngược hai vùng pha tạp n khơng có dịng chảy hai vùng máng nguồn Khi hai điện áp VDS VGS thiết lập điện áp dương (lớn 0V), tức thiết lập điện áp dương máng cổng so với nguồn Điện áp dương cổng đẩy lỗ trống (do điện tích dấu đẩy nhau) vào sâu đế p suốt theo diện tích phủ lớp SiO2, tạo vùng nghèo khơng có lỗ trống gấn lớp cách ly SiO2 Tuy nhiên, điện tử đế p (các hạt tải điện thiểu số vật liệu bán dẫn tạp p) thu hút đến bán cực cổng dương tích lũy lại thành vùng gần sát với bề mặt lớp ơxít Lớp SiO2 với phẩm chất cách điện tốt ngăn cản hạt tải mang điện tích âm hấp thụ cực cổng Nên tăng VGS tích lũy điện tử gần sát bề mặt lớp SiO2 tăng lên, tạo vùng kênh n để truyền dẫn dòng điện đáng kể Máng Nguồn Ứng với trị số VGS mà kênh dẫn bắt đầu hình thành dẫn đến tăng nhiều dịng máng gọi điện áp ngưỡng VTN , (hay gọi VGS (Th) sổ tay tra cứu dụng cụ bán dẫn) Do kênh dẫn không tồn “tăng cường” việc áp dụng điện áp Cổng-Nguồn có giá trị dương, nên MOSFET gọi MOSFET kiểu tăng cường Khi VGS tăng lên vượt qua mức ngưỡng mật độ hạt tải điện tự kênh dẫn tạo thành tăng lên, dẫn đến mức dòng máng qua kênh tăng lên, giữ VGS không đổi tăng VDS dịng máng tăng lên đến mức bão hịa, tức lúc dịng máng IDS khơng tăng trình thắt kênh, kênh dẫn bắt đầu hẹp phía đầu vùng máng kênh dẫn tạo thành (xem hình 3.6b) Áp dụng định luật Kirchhoff’s theo áp điện áp đầu cực MOSFET ta có: VDG = VDS - VGS (3.22) Nếu VGS giữ cố định trị số đó, chẳng hạn 8V tăng VDS từ đến 5V, điện áp VDG [theo biểu thức (3.22)] giảm xuống từ -6V xuống -3V, điện áp cổng trở nên dương thấp so với máng Sự giảm xuống điện áp cổng-máng dẫn đến làm giảm lực hấp dẫn hạt tải điện tự (các điện tử) vùng kênh dẫn tạo thành phía đầu cực máng, gây nên giảm xuống độ rộng hiệu dụng kênh Cuối kênh dẫn giảm xuống đến điểm thắt kênh trạng thái bão hịa thiết lập Nói cách khác tăng VDS giá trị không đổi VGS khơng ảnh hưởng đến mức bão hịa IDS điều kiện đánh thủng xảy BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 64 Có thể lấy ví dụ họ đặc tuyển máng cụ thể cho MOSFET kênh n hình 3.8a trên, với VGS = 5V, trạng thái bão hòa xảy mức VDS = 4V Trong thực tế mức bão hòa VDS liên quan với mức điện áp VGS đặt vào biểu thức (3.20): VDSAT = VGS - VTN Như vậy, rõ ràng giá trị không đổi VTN , mức VGS cao có mức bão hịa VDS cao Khi giá trị VGS = VTN = 1V, dịng máng giảm xuống mA Vì vậy, thông thường giá trị VGS thấp so với mức điện áp ngưỡng, dịng máng MOSFET kiểu tăng cường mA, tức MOSFET trạng thái chắn ngắt Khi mức VGS tăng lên từ giá trị VTN đến giá trị 5V, dẫn đến mức bão hịa dịng IDS tăng lên từ mức µA lên mức 200 µA Một đặc tuyến i-v khác, dùng để phân tích dc MOSFET kiểu tăng cường gọi đặc tuyến truyền đạt [transfer characteristic] biểu diễn quan hệ dòng máng theo điện áp cổngnguồn, cố định điện áp máng-nguồn Đặc tuyến truyền đạt xác định đơn giản theo phương pháp đồ thị hình 3.9, đặc tuyến truyền đạt suy từ đặc tuyến dịng máng, để mơ tả q trình chuyển tiếp từ mức dịng-áp đến mức dòng-áp khác Dòng máng 0mA VGS ≤ VTN tăng lên VGS > VTN xác định phương trình (3.19) Lưu ý rằng, xác định điểm đặc tuyến truyền đạt từ đặc tuyến dòng máng, vẽ theo mức dịng bão hịa Như vây, tồn quan hệ dịng-áp transistor NMOS tóm tắt sau: Đối với tất vùng ta có: W K n = µ nC"ox iG = iB = (3.23) L i DS = Đối với: vGS ≤ VTN (3.24) Vùng ngắt: Vùng tuyến tính: v ⎞ ⎛ i DS = K n ⎜ vGS − VTN − DS ⎟ v DS Đối với: vGS - VTN ≥ vDS ≥ (3.25) ⎠ ⎝ Vùng bão hòa: K Đối với: vDS ≥ vGS - VTN ≥ (3.26) i DS = n (vGS − VTN ) f) Transistor PMOS kiểu tăng cường Các transistor MOSFET kênh p (transistor PMOS) kiểu tăng cường có cấu tạo hình 3.10, cách xác PMOS có cấu tạo vùng bán dẫn tạp ngược với transistor NMOS, nguyên lý hoạt động PMOS giống NMOS, ngoại trừ cực tính điện áp chiều dịng điện cực PMOS ngược lại Cần phải đặt điện áp âm cực cổng so với cực nguồn (vGS < hay vSG > 0) để thu hút lỗ trống nhằm tạo lớp đảo bán dẫn p vùng kênh Trước hết, để có dẫn điện transistor PMOS kiểu tăng cường điện áp cổng-nguồn cần phải âm nhiều so với điện áp ngưỡng PMOS, ký BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 65 hiệu VTP Để giữ cho tiếp giáp nguồn-đế máng-đế phân cực ngược vSB vDB phải thấp Yêu cầu thỏa mãn cách đặt điện áp vSD ≥ (vDS ≤ 0) Các đặc tuyến đặc tuyến truyền đạt PMOS kiểu tăng cường cho hình 3.11 Khi điện áp vGS ≥ VTP = -2V (tức là: vDS ≤ - VTP = +2V), transistor ngắt Dòng máng tăng theo giá trị dương vGS Các biểu thức dòng máng transistor PMOS tương tự NMOS, trừ chiều dòng máng ngược lại giá trị vSG, vSD vBS dương Các biểu thức quan hệ dịng-áp transistor PMOS tóm lược sau: Đối với tất vùng ta có: W iB = K p = µpC"ox iG = (3.27) L iSD = Đối với: vSG ≤ - VTP (vGS ≥ VTP) (3.28) Vùng ngắt: Vùng tuyến tính: v ⎞ ⎛ iSD = K p ⎜ v SG + VTP − SD ⎟ v SD Đối với: vSG + VTP ≥ vSD ≥ (3.29) ⎠ ⎝ Vùng bão hòa: Kp (v SG + VTP )2 iSD = Đối với: vSD ≥ vSG + VTP ≥ (3.30) Trong biểu thức có khác thông số quan trọng hai loại NMOS PMOS Kp Kn Ở dụng cụ PMOS, hạt tải điện kênh dẫn lỗ trống, dòng điện tỷ lệ thuận với độ linh động lỗ trống µp Độ linh động điển hình lỗ trống 40% độ linh động điện tử, điều kiện điện áp cho, dụng cụ PMOS dẫn điện 40% dòng điện dụng cụ NMOS g) Điện dung transistor MOSFET Trong tất dụng cụ bán dẫn có điện dung nội, điện dung hạn chế dụng cụ làm việc số cao Trong ứng dụng mạch số, điện dung làm cho tốc độ chuyển mạch mạch giảm nhiều, điện dung hạn chế mặt tần số mà mạch khuyếch đại nhận Các điện dung transistor NMOS hoạt động chế độ tuyến tính Hình (a) rõ điện dung khác liên quan với MOSFET làm việc chế độ tuyến tính, mà có kênh dẫn kết nối hai vùng nguồn máng Giá trị điện dung cổng-kênh dẫn là: CGC = C"oxWL (3.31) Ở chế độ tuyến tính, CGC phân chia BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG ... tính transistor MOS NMOS PMOS Kiểu tăng cường VTN > VTP < Kiểu nghèo VTN ≤ VTP ≥ BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 71 3.4 TRANSISTOR HIỆU ỨNG TRƯỜNG... HIỆU ỨNG TRƯỜNG CỔNG TIẾP GIÁP – JFET Transistor hiệu ứng trường cổng tiếp giáp, gọi tắt JFET [Junction Field-Effect Transistor] kiểu khác transistor hiệu ứng trường tạo thành mà khơng cần phải... điện transistor PMOS kiểu tăng cường điện áp cổng-nguồn cần phải âm nhiều so với điện áp ngưỡng PMOS, ký BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG CẤU KIỆN ĐIỆN TỬ 65 hiệu