NỘI DUNG DANH SÁCH CÁC BẢNG DANH SÁCH CÁC HÌNH VẼ DANH MỤC CÁC THUẬT NGỮ LỜI CAM ĐOAN 10 LỜI CẢM ƠN 11 MỞ ĐẦU 12 CHƢƠNG 1: TỔNG QUAN VỀ CÔNG NGHỆ FPGA 13 1.1 FPGA LÀ GÌ ? 13 1.2 LỊCH SỬ RA ĐỜI CỦA FPGA 14 1.3 ỨNG DỤNG CỦA FPGA 15 1.4 CẤU TRÚC CỦA FPGA 15 1.5 1.4.1 KHỐI LOGIC FPGA 16 1.4.2 CÁC PHẦN TỬ TÍCH HỢP SẴN 17 1.4.3 QUY TRÌNH THIẾT KẾ FPGA 17 KẾT LUẬN 20 CHƢƠNG 2: THIẾT KẾ BỘ GIAO TIẾP CÁC GIAO THỨC TRUYỀN THÔNG CƠ BẢN 21 2.1 2.2 THIẾT KẾ BỘ GIAO TIẾP SPI 21 2.1.1 TỔNG QUAN VỀ GIAO THỨC SPI 21 2.1.2 THIẾT KẾ BỘ GIAO TIẾP ADC ADS8344EB 22 2.1.3 THIẾT KẾ BỘ GIAO TIẾP ADC ADS8341EB 25 THIẾT KẾ BỘ GIAO TIẾP UART 28 2.2.1 TỔNG QUAN VỀ GIAO THỨC UART 28 2.2.2 SƠ ĐỒ KHỐI 29 2.2.3 MÔ TẢ CÁC TÍN HIỆU IO 30 2.2.4 MÔ TẢ CHỨC NĂNG CỦA CÁC MODULE CON 31 2.3 THIẾT KẾ BỘ GIAO TIẾP IIC 48 2.3.1 TỔNG QUAN VỀ GIAO THỨC IIC 48 2.3.2 THIẾT KẾ BỘ GIAO TIẾP CẢM BIẾN NHIỆT ĐỘ, ĐỘ ẨM (STH25) VÀ CẢM BIẾN GIA TỐC (MMA7455L) 50 2.4 KẾT LUẬN 73 CHƢƠNG 3: XÂY DỰNG HỆ THỐNG THU THẬP DỮ LIỆU CẢM BIẾN 76 3.1 SƠ ĐỒ KHỐI HỆ THỐNG 76 3.1.1 MÔ TẢ CHI TIẾT HỆ THỐNG 76 3.1.2 LỰA CHỌN THIẾT BỊ 77 3.2 SƠ ĐỒ KHỐI THIẾT KẾ FPGA 78 3.3 ĐỊNH DẠNG GÓI TIN THU PHÁT 79 3.4 3.4.1 ĐỊNH DẠNG GÓI TIN GỬI TỪ BO MẠCH CHỦ XUỐNG FPGA 79 3.4.2 ĐỊNH DẠNG GÓI TIN GỬI TỪ FPGA LÊN BO MẠCH CHỦ 80 3.4.3 BẢNG MÃ LỆNH 81 QUY TRÌNH ĐỌC GHI CỦA CÁC CPU 81 3.5.1 ĐỌC THÔNG QUA UART 81 3.5.2 GHI THÔNG QUA UART 82 3.5 BẢNG ĐỊA CHỈ THIẾT BỊ VÀ THANH GHI NGƢỜI DÙNG 82 3.6 PHƢƠNG THỨC GIẢI MÃ ĐỊA CHỈ THANH GHI/THIẾT BỊ 84 3.7 PHƢƠNG THỨC KIỂM SOÁT LỖI 85 3.8 CHƢƠNG TRÌNH CHẠY TRÊN BO MẠCH CHỦ 85 3.8.1 MÔ TẢ CHỨC NĂNG 85 3.8.2 RESET FPGA 86 3.8.3 CHƢƠNG TRÌNH NHÁY LED & BUZZER 86 3.8.4 CHƢƠNG TRÌNH DÒ CHUYỂN ĐỘNG 88 3.8.5 CHƢƠNG TRÌNH ĐO NHIỆT ĐỘ & ĐỘ ẨM 90 3.8.6 CHƢƠNG TRÌNH LẤY DỮ LIỆU ADC ADS8341EB 93 3.8.7 CHƢƠNG TRÌNH LẤY DỮ LIỆU ADC ADS8344EB 95 3.9 3.8.8 CHƢƠNG TRÌNH LẤY DỮ LIỆU CẢM BIẾN GIA TỐC 98 3.8.9 CHƢƠNG TRÌNH KIỂM TRA THANH GHI ĐIỀU KHIỂN 100 3.8.10 CHƢƠNG TRÌNH KIỂM TRA THANH GHI TRẠNG THÁI 101 KẾT QUẢ ĐO ĐẠC THỰC TẾ 101 3.10 KẾT LUẬN 103 KẾT LUẬN 105 TÀI LIỆU THAM KHẢO 106 DANH SÁCH CÁC BẢNG Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng Bảng 2-1 Mô tả tín hiệu IO giao tiếp ADC ADS8344 23 2-2 Mô tả tín hiệu IO giao tiếp ADC ADS8341 25 2-3 Mô tả tín hiệu IO giao tiếp UART 30 2-4 Mô tả tín hiệu IO giao tiếp nhận UART 31 2-5 Mô tả tín hiệu IO giao tiếp UART phát 33 2-6 Mô tả tín hiệu IO giao tiếp UART slaver 35 2-7 Mô tả tín hiệu IO giao tiếp UART master 39 2-8 Mô tả tín hiệu IO chuyển đổi ký tự sang mã hex 42 2-9 Mô tả tín hiệu IO chuyển đổi hex sang ký tự 43 2-10 Mô tả tín hiệu IO đệm 45 2-11 Mô tả tín hiệu IO lọc nhiễu UART 47 2-12 Mô tả tín hiệu IO giao tiếp iic 50 2-13 Mô tả tín hiệu IO giao tiếp iic 53 2-14 Mô tả tín hiệu IO giao tiếp mma7455l master 55 2-15 Mô tả tín hiệu IO giao tiếp đọc sth25 master 60 2-16 Mô tả chi tiết tín hiệu IO giao tiếp ghi sth25 master 64 2-17 Mô tả chi tiết tín hiệu IO giao tiếp iic phát 69 2-18 Mô tả tiết tín hiệu IO giao tiếp iic nhận 72 3-1 Định dạng gói tin gửi từ bo mạch chủ xuống FPGA 79 3-2 Định dạng gói tin gửi từ FPGA lên bo mạch chủ 80 3-3 Bảng mã lệnh 81 3-4 Bảng địa thiết bị ghi ngƣời dùng 82 3-5 Phƣơng thức giải mã địa ghi/thiết bị 84 DANH SÁCH CÁC HÌNH VẼ Hình 1-1 Cấu trúc tổng thể FPGA 16 Hình 1-2 Khối Logic FPGA 16 Hình 2-1 Kết nối point-to-point master nối với slave 21 Hình 2-2 Giản đồ timing giao tiếp SPI ADC ADS8341EB 22 Hình 2-3 Sơ đồ khối giao tiếp ADC ADS8344 23 Hình 2-4 Sơ đồ thuật toán giao tiếp ADC ADS8344 25 Hình 2-5 Sơ đồ khối giao tiếp ADC ADS8341 25 Hình 2-6 Sơ đồ khối thuật toán giao tiếp ADC ADS8341 27 Hình 2-7 Khung truyền UART 29 Hình 2-8 Sơ đồ khối giao tiếp UART 29 Hình 2-9 Sơ đồ khối giao tiếp nhận UART 31 Hình 2-10 Sơ đồ thuật toán giao tiếp nhận UART 32 Hình 2-11 Sơ đồ khối giao tiếp UART phát 33 Hình 2-12 Sơ đồ thuật toán giao tiếp UART phát 34 Hình 2-13 Sơ đồ khối giao tiếp UART slaver 35 Hình 2-14 Sơ đồ thuật toán giao tiếp UART slaver 37 Hình 2-15 Sơ đồ khối giao tiếp UART master 39 Hình 2-16 Sơ đồ thuật toán giao tiếp UART master 41 Hình 2-17 Sơ đồ khối chuyển đổi từ ký tự sang mã hex 42 Hình 2-18 Sơ đồ thuật toán chuyển đổi từ ký tự sang hex 43 Hình 2-19 Sơ đồ khối chuyển đổi từ mã hex sang ký tự 43 Hình 2-20 Sơ đồ thuật toán chuyển đổi từ mã hex sang ký tự 44 Hình 2-21 Sơ đồ khối đệm 45 Hình 2-22 Sơ đồ thuật toán đệm 46 Hình 2-23 Sơ đồ khối lọc nhiễu UART 46 Hình 2-24 Sơ đồ thuật toán lọc nhiễu UART 47 Hình 2-25 Các thiết bị I2C kết nối vào đường dây SDA, SCL treo trở 48 Hình 2-26 Sơ đồ khối giao tiếp iic 50 Hình 2-27 Sơ đồ khôi giao tiếp iic 53 Hình 2-28 Sơ đồ khối giao tiếp mma7455l master 55 Hình 2-29 Sơ đồ thuật toán giao tiếp mma7455l master 60 Hình 2-30 Sơ đồ khối giao tiếp đọc sth25 master 60 Hình 2-31 Sơ đồ thuật toán giao tiếp đọc sth25 master 63 Hình 2-32 Sơ đồ khối giao tiếp ghi sth25 master 64 Hình 2-33 Sơ đồ khối giao tiếp ghi sth25 master 68 Hình 2-34 Sơ đồ khối giao tiếp iic phát 69 Hình 2-35 Sơ đồ thuật toán giao tiếp iic phát 71 Hình 2-36 Sơ đồ khối giao tiếp iic nhận 71 Hình 2-37 Sơ đồ thuật toán giao tiếp iic nhận 73 Hình 3-1 Sơ đồ khối hệ thống thu thập liệu cảm biến 76 Hình 3-2 Sơ đồ khối thiết kế FPGA thu thập liệu sensor 78 DANH MỤC CÁC THUẬT NGỮ STT Thuật ngữ Mô tả FPGA (Field-Programmable Gate Array) Mảng cổng logic lập trình đƣợc ASIC (Application-Specific Integrated Circuit) Vi mạch tích hợp cho ứng dụng cụ thể RAM (Read Access Memory) Bộ nhớ tạm thời ROM (Read Only Memory) Bộ nhớ đọc CPLD (Complex Programmable Logic Device) Thiết bị logic khả trình phức tạp DSP (Digital Signal Processing) Công nghệ xử lý số tín hiệu HDL (Hardware Description Language) Ngôn ngữ mô tả phần cứng VHDL (Very high speed Hardware Description Language) Ngôn ngữ mô tả phần cứng tốc độ cao RTL (Register Transfer Level) Chuyển giao mức ghi 10 SPLD (Simple Programable Devices) Các thiết bị khả trình đơn giản 11 PLA (Programmable Logic Array) Mảng logic khả trình 12 LUT (Look Up Table) Bảng tìm kiếm 13 SOC (System On Chip) Hệ thống vi mạch 14 NGC (Native Generic Circuit) File chứa netlist mạch 15 EDIF (Electronic Design Interchange Format) File chứa netlist mạch 16 BRAM (Block Read Access Memory) Khối nhớ tạm thời 17 SPI ( Serial Peripheral Interface) Giao thức truyền nhận liệu nối tiếp 18 MOSI (Master Out Slave In) Master đầu Slave đầu vào 19 SDO (Slave Data Out) Dữ liệu đầu 20 SDI (Slave Data In) Dữ liệu đầu vào 21 ADC (Analog to Digital Convert) Bộ chuyển đổi tƣơng tự sang số 22 UART (Universal Asynchonous Serial Receiver and Transmitter) Bộ truyền nhận nối tiếp không dồng 23 I2C (Inter-Integrated Circuit) Giao thức truyền thông nối tiếp đƣờng dây 24 SDA (Serial Data) Dữ liệu nối tiếp 25 SCL (Serial Clock) Tín hiệu Clock nối tiếp 26 ACK (Acknowledge) Tín hiệu nhận biết 27 IO (Input/Output) Các khối vào/ra 28 CPU (Central Processing Unit) Bộ xử lí trung tâm 29 ASCII (American Standard Code for Information Chuẩn mã trao đổi thông tin Hoa Kỳ Interchange) 30 FF (Flip Flop) Phần tử nhớ 32 MAC (Multication and Accumulation) Bộ cộng nhân 33 AHDL (Altera Hardware Description Language) Ngôn ngữ mô tả phần cứng Altera 34 CS (Chip Select) Chọn Chip 35 DI (Data Input) Dữ liệu vào 36 DO (Data Output) Dữ liệu LỜI CAM ĐOAN Tác giả xin cam đoan công trình nghiên cứu riêng tác giả Các số liệu đƣợc trích dẫn có nguồn gốc Các kết trình bày luận văn trung thực chƣa đƣợc công bố công trình khác Tác giả luận văn NGUYỄN DUY TUYỂN 10  Chọn 3: đọc lại liệu ghi ngƣời dùng  Chọn 4: đọc liệu độ ảm từ cảm biến  Chọn 5: đọc liệu nhiệt độ từ cảm biến  Chọn 6: thoát chƣơng trình 92 3.8.6 CHƢƠNG TRÌNH LẤY DỮ LIỆU ADC ADS8341EB Chƣơng trình cho phép lấy mẫu liệu âm ánh sáng kênh kênh ADC Đồng thời kiểm tra khả hoạt động giao tiếp SPI đƣợc thiết kế FPGA Để lấy mẫu liệu âm ta chọn chế độ lấy mẫu liệu kênh sau đặt nguồn phát âm nhƣ máy nghe nhạc gần micro bo mạch FPGA quan sát giá trị lấy mẫu thay đổi hình Để lấy mẫu liệu ánh sáng ta chọn chế độ lấy mẫu liệu kênh sau dùng nguồn sáng chiếu vào cảm biến quang quan sát giá trị lấy mẫu thay đổi hình Chƣơng trình gồm bƣớc nhƣ sau:  Chọn 1: bật mic quang trở trƣớc lựa chọn 3,4  Chọn 2: tắt mic quang trở, đƣợc thực trƣớc thoát khỏi chƣơng trình 93  Chọn 3: đọc liệu mic từ kênh ADC 94  Chọn 4: đọc liệu quang trở từ kênh ADC  Chọn 5,6: kênh chƣa sử dụng vào mục đích  Chọn 7: thoát chƣơng trình 3.8.7 CHƢƠNG TRÌNH LẤY DỮ LIỆU ADC ADS8344EB Chƣơng trình cho phép kiểm tra giá trị điện áp, dòng điện bo mạch FPGA kênh 0, 1, 2, 3, 4, 5, ADC Đồng thời kiểm tra khả hoạt động giao tiếp SPI đƣợc thiết kế Để lấy mẫu chọn kênh quan sát giá trị lấy mẫu đƣợc hiển thị hình so sánh với giá trị tham chiếu Chƣơng trình gồm bƣớc: 95  Chọn 1: đọc giá trị điện áp BATT đƣợc lấy mẫu từ kênh  Chọn 2: đọc giá trị điện áp VIN CURRENT đƣợc lấy mẫu từ kênh  Chọn 3: đọc giá trị điện áp CORE CURRENT đƣợc lấy mẫu từ kênh 96  Chọn 4: đọc giá trị điện áp 3V3 CURRENT đƣợc lấy mẫu từ kênh  Chọn 5: đọc giá trị điện áp SN CURRENT đƣợc lấy mẫu từ kênh  Chọn 6: đọc giá trị điện áp MSP CURRENT đƣợc lấy mẫu kênh 97  Chọn 7: đọc giá trị điện áp CFG CURRENT đƣợc lấy mẫu kênh  Chọn 8: kênh chƣa đƣợc sử dụng vào mục đích  Chọn 9: thoát chƣơng trình 3.8.8 CHƢƠNG TRÌNH LẤY DỮ LIỆU CẢM BIẾN GIA TỐC Chƣơng trình cho phép hiển thị tọa độ trục x, y, z thiết bị đồng thời kiểm tra khả hoạt động giao tiếp I2C đƣợc thiết kế Để tiến hành kiểm tra trƣớc hết phải tiến hành hiệu chỉnh tham số (calibrate) Sau xoay thiết bị đến vị trí có tọa độ mà ta biết trƣớc tiến hành đọc tọa độ x, y, z để so sánh Chƣơng trình gồm bƣớc: 98  Chọn 1: hiệu chỉnh tham số cảm biến trƣớc đo đạc  Chọn 2: đọc thông số tọa độ X, Y, Z từ cảm biến  Chọn 3: thoát chƣơng trình 99 3.8.9 CHƢƠNG TRÌNH KIỂM TRA THANH GHI ĐIỀU KHIỂN Chƣơng trình kiểm tra ghi điều khiển thông qua việc bật/tắt thiết bị nhƣ cảm biến dò chuyển động, cảm biến âm thanh, cảm biến ánh sáng Để thực việc kiểm tra ta chọn chế độ ghi ghi giá trị „1‟ để bật „0‟ để tắt vào bit tƣơng ứng với cảm biến ghi điều khiển Sau ta đọc lại giá trị ghi để kiểm tra xem việc ghi xác chƣa Chƣơng trình gồm bƣớc:  Chọn 1: ghi liệu vào ghi điều khiển  Chọn 2: đọc lại giá trị ghi điều khiển 100  Chọn 3: thoát chƣơng trình 3.8.10 CHƢƠNG TRÌNH KIỂM TRA THANH GHI TRẠNG THÁI Chƣơng trình cho phép đọc giá trị ghi trạng thái để kiểm tra trạng thái kết nối thiết bị bo mạch FPGA Nếu giá trị trả “0000” tức trạng thái kết nối mạch tốt Nếu giá trị trả khác “0000” tức kết nối mạch lúc bị lỗi 3.9 Lần đo KẾT QUẢ ĐO ĐẠC THỰC TẾ Kết đo đạc đƣợc Giá trị tham chiếu Sai số phép đo Đo đạc nhiệt độ từ cảm biến nhiệt độ/độ ẩm(oC) 29,3 29,0 1% 29,6 29,0 2% 29,5 29,0 1,7% 29,4 29,0 1,3% 29,6 29,0 2% 29,5 29,0 1,7% 29,2 29,0 0,7% 101 29,4 29,0 1,3% 29,3 29,0 1,03% 10 29,3 29,0 1,03% Đo đạc độ ẩm từ cảm biến nhiệt độ/độ ẩm (%) 56,3 56,0 0,5% 56,7 56,0 1,25% 56,6 56,0 1,1% 56,8 56,0 1,4% 56,7 56,0 1,25% 56,9 56,0 1,6% 56,4 56,0 0,7% 56,3 56,0 0,5% 56,5 56,0 0,9% 10 56,8 56,0 1,4% Đo đạc tọa độ thiết bị x,y,z X=0, Y=0, Z=3F X=0, Y=0, Z=3F 0% X=0, Y=0, Z=40 X=0, Y=0, Z=3F 0,4% X=0, Y=1, Z=3F X=0, Y=0, Z=3F 0,4% X=0, Y=0, Z=41 X=0, Y=0, Z=3F 0,8% X=0, Y=0, Z=40 X=0, Y=0, Z=3F 0,4% X=0, Y=1, Z=40 X=0, Y=0, Z=3F 0,4% X=0, Y=1, Z=3F X=0, Y=0, Z=3F 0,4% 102 X=0, Y=0, Z=41 X=0, Y=0, Z=3F 0,8% X=0, Y=1, Z=3F X=0, Y=0, Z=3F 0,4% 10 X=0, Y=0, Z=40 X=0, Y=0, Z=3F 0,4% Đo đạc giá trị điện áp(V) 3,26 3,3 1,2% 3,24 3,3 1,8% 3,25 3,3 1,5% 3,28 3,3 0,6% 3,29 3,3 0,3% 3,27 3,3 0,9% 3,26 3,3 1,2% 3,28 3,3 0,6% 3,25 3,3 1,5% 10 3,29 3,3 0,3% 3.10 KẾT LUẬN Từ nhiệm vụ đặt đầu Chƣơng tác giả tiến hành tích hợp đƣợc giao tiếp SPI, UART, I2C phần thiết kế FPGA xây dựng đƣợc chƣơng trình demo bo mạch chủ Armadillo, cụ thể nhƣ sau:  Phần thiết kế FPGA:  Tác giả đƣa đƣợc cách thức đánh địa giải mã địa cho thiết bị tập ghi đƣợc sử dụng phép bo mạch chủ truy nhập vào thiết bị để đọc/ghi liệu Việc đọc/ghi liệu vào cảm biến đƣợc điều khiển thông qua tập ghi, nội dung bên ghi đƣợc xác định rõ Tác giả 103 xây dựng định dạng gói tin cho việc truyền/nhận liệu FPGA Armadillo gồm gói tin: gói tin truyền từ FPGA lên Armadillo gói tin truyền từ Armadillo xuống FPGA Tác giả xây dựng đƣợc giao thức cho việc kiểm tra tính xác việc truyền/nhận gói tin thông qua phƣơng thức tính checksum, phƣơng thức để kiểm soát lỗi truyền/nhận liệu  Phần demo Armadillo:  Tác giả viết đƣợc chƣơng trình chạy bo mạch chủ Armadillo thực đƣợc chức nhƣ yêu cầu đặt Chƣơng trình đƣợc viết C, đƣợc biên dịch chạy hệ điều hành linux Các chức bao gồm: o Reset FPGA: thực đƣa máy trạng thái khối thiết kế FPGA trạng thái ban đầu o Chƣơng trình nháy led & buzzer: thực việc kiểm tra hoạt động led trạng thái buzzer o Chƣơng trình dò chuyển động: thực việc kiểm tra chuyển động vật thể phạm vi quan sát cảm biến chuyển động o Chƣơng trình lấy liệu ADC ADS8341EB: thực việc đọc liệu từ kênh ADC liệu âm ánh sáng o Chƣơng trình lấy liệu ADC ADS8344EB: thực việc đọc liệu từ kênh ADC liệu điện áp mạch o Chƣơng trình lấy liệu cảm biến gia tốc: thực việc xác định tọa độ thiết bị việc đọc giá trị x,y,z tọa độ o Chƣơng trình kiểm tra ghi điều khiển: thực điều khiển tắt bật thiết bị nhƣ cảm biến quang cảm biến âm o Chƣơng trình kiểm tra ghi trạng thái: thực việc đọc giá trị ghi trạng thái để kiểm tra trạng thái hoạt động hệ thống 104 KẾT LUẬN Luận văn gói gọn chƣơng tác giả đƣa giải đƣợc vấn đề:  Tổng quan công nghệ FPGA: tác giả nắm rõ kiến trúc quy trình thiết kế FPGA  Thiết kế giao tiếp với giao thức truyền thông bản: Đã thiết kế đƣợc giao tiếp SPI đọc liệu từ ADC nhƣ ADS8341EB, ADS8344EB  Đã thiết kế đƣợc giao tiếp I2C đọc/ghi liệu từ cảm biến gia tốc mma7455l, cảm biến nhiệt độ, độ ẩm sth25  Đã thiết kế đƣợc giao tiếp UART truyền nhận liệu lên bo mạch chủ  Xây dựng hệ thống thu thập liệu cảm biến: xây dựng đƣợc hệ thống bao gồm  phần thiết kế FPGA phần demo bo mạch Armadillo Trong trình chạy thực tế, tác giả tiến hành việc kiểm tra số liệu tham số: nhiệt độ, độ ẩm, âm thanh, ánh sáng, chuyển động, gia tốc, điện áp, thu thập đƣợc từ cảm biến qua khoảng 100 lần đo đạc, cho kết xác nhƣ tham chiếu Hệ thống sau chạy thực tế đƣợc xây dựng thành sản phẩm cụ thể Sản phẩm hoạt động thực tế đạt đƣợc kết tốt phần cứng lẫn phần mềm đƣợc khách hàng đánh giá cao, tin tƣởng giao nhiệm vụ làm phase dự án  Hƣớng phát triển đề tài: Đề tài phát triển thành hệ thống gắn lên máy bay UAV để thu thập liệu môi trƣờng xung quanh nhƣ nhiệt độ, độ ẩm, ánh sáng, âm thanh, phá chuyển động Hoặc xây dựng hệ thống lớn gồm nhiều hệ thống nhƣ để tăng phạm vi thu thập liệu, tăng khả hoạt động hệ thống 105 TÀI LIỆU THAM KHẢO [1] Pong P.Chu, FPGA Prototyping By Verilog Examples, John Wiley & Sons, Inc., Publication, Hoboken, New Jersey, 2008 [2] T.R.Padmanabhan, B.Bala Tripura Sundari, Design Though Verilog HDL, John Wiley & Sons, Inc., Publication, Hoboken, New Jersey, 2004 [3] Karen Parnell & Nick Mehta, Programmable Logic Design Quick Start Hand Book, pp.15-40, 2002 [4] Samir Palnitkar, VerilogHDL A guide to Digital Design and Synthesis, SunSoft Press, pp.50-200, 1996 [5] Tống Văn Ôn, Thiết kế mạch số với VHDL Verilog, NXB Lao động Xã hội, 2007 [6] John G.Proakis, Dimitris G.Manolakis, Digital Signal Processing, Prentice – Hall international Inc, 1996 106 ... tập trung nghiên cứu hoàn thành luận văn NGUYỄN DUY TUYỂN 11 MỞ ĐẦU Đồ án tập trung vào nghiên cứu thiết kế mạch điều khiển phát triển ứng dụng tảng FPGA Đồ án tập trung nghiên cứu vào vấn đề... trình thực thiết kế Bƣớc ánh xạ nestlist đƣợc tạo công cụ tổng hợp thiết kế vào cấu trúc nội thiết bị Nó bao gồm bƣớc:  Biên dịch(Translate): bƣớc kết hợp tất netlist vào liên kết vào file NGD... vẽ sơ đồ mạch nguyên lý 17 Quá trình tổng hợp thiết kế Bƣớc quy trình thiết kế chuyển mô tả chi tiết thiết kế thành đại diện phù hợp đƣợc tiếp tục xử lý giai đoạn sau quy trình thiết kế Đại diện