Đang tải... (xem toàn văn)
Đây là file chứa những bài tập VLSI được giải từ sách Digital Integrated Circuits A Design Perspective Jan M Rabaey. Gồm các bài tập từ chương 3 đến chương 5. Tài liệu này rất hữu ích cho các học viên cao học đang học ngành kỹ thuật điện tử.
1 Bài tập môn học Công Nghệ Vi Điện Tử MỤC LỤC Trang CHƯƠNG 3: Bài 6: ……………………………………………………………… …… Bài : …………………………………………………………… ……… CHƯƠNG 5: Bài 3:………………………………………………………… … … … Bài : …………………………………………………………… .9 Bài 9……………………………………………………………… … … 11 Bài 14 : …………………………………………………………… 16 CHƯƠNG 6: 19 Bài 1:………………………………………………………… … … … 19 Bài : …………………………………………………………… 20 Bài 6……………………………………………………………… … … 21 Bài : …………………………………………………………… 22 Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử CHƯƠNG Bài Dữ liệu bảng cho transistor NMOS kênh ngắn mạch với V DSAT = 0.6V , tính VT0, λ, γ, Table 0.1 Measured NMOS transistor data VGS VDS VBS ID (µA) 2.5 1.8 1.8 0 1812 1297 2.5 1361 2 1.8 1.8 –1 -2 1146 1039 Giải Transistor NMOS kênh ngắn mạch nên Với Vmin = min[(VGS - VT), VDS, VDSAT] Trước tiên cần xác định vùng hoạt động Bất kỳ liệu vùng bão hòa VT có giá trị khoảng : VGS – VT < VDSAT → – VT < 0.6 → VT > 1.4V Đây giá trị cao so với trình nên giả sử tất liệu bảng lấy vùng bão hòa nhanh, kiểm tra giả thuyết Bão hòa nhanh : Sử dụng thông số hàng bảng thay vào phương trình ta có Hàng : Hàng : Chia phương trình theo cặp ta có : → → thõa mãn điều kiện vùng bão hòa nhanh Tiếp tục sử dụng thông số hàng bảng thay vào phương trình ta có Hàng : Hàng : Chia phương trình theo cặp ta có : Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử → Tiếp tục sử dụng thông số hàng bảng thay vào phương trình ta có Hàng : Hàng : Chia phương trình theo cặp ta có : Tiếp tục sử dụng thông số hàng bảng thay vào phương trình ta có Hàng : Hàng : Chia phương trình theo cặp ta có : Cả hai giá trị thõa mãn điều kiện Vậy nên tất giá trị bảng thõa mãn vùng hoạt động bão hòa nhanh Bây sử dụng với = 0.44V thay vào công thức có hệ phương trình ẩn theo , đặt → Chia vế cho ta có : → → → Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử Lấy bình phương vế ta có : → → Lấy bình phương vế lần ta có : → Vậy ta có: Thay vào phương trình → → Để tìm tỉ số ta thay thông số liệu hàng bảng với V T0 = 0.44V → Kết luận : ,,,, Bài Cho transistor NMOS mắc hình bên dưới, ngõ vào V in=2V Nguồn dòng I không đổi, I = 50µA Biến trở R điều chỉnh giá trị khoảng 10kΩ đến 30 kΩ Transistor M1 trải qua hiệu ứng kênh ngắn mạch có thông số sau: , V T=0.4, VDSAT=0.6V, , λ = 0, γ = Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử a b c Khi R = 10kΩ , tìm vùng hoạt động mạch VD VS Khi R = 30kΩ , xác định lại vùng hoạt động mạch VD VS Cho trường hợp R = 10kΩ, VS tăng hay giảm λ ≠0? Giải thích chất lượng mạch Giải: Khi R = 10kΩ VD = VDD – IR → = 2.5 – 0.5 = 2V Giả sử M1 hoạt động vùng bão hòa a → → = 0.3V →VGS = VT + 0.3V = 0.4V + 0.3V = 0.7V VS = Vin – VGS = – 0.7 = 1.3V Vmin = min(VGS – VT, VDSAT, VDS) = min(0.3, 0.6 , 0.7) = VGS – VT → Mạch trạng thái bão hòa, VD = 2V Hoạt động VS = 1.3V vùng bão hòa b Khi R = 30kΩ VD = VDD – IR → → = 2.5 – 1.5 = 1V Giả sử mạch hoạt động vùng tuyến tính Thay VDS = VD- VS , VGS = Vin - VS thông số ta có : → → → → VS = 0.93V Vmin = min(VGS – VT, VDS ,VDSAT) = min(2 - 0.93 – 0.4, 0.07 , 0.6) = VDS → Mạch hoạt động vùng tuyến tính VD = 1V Hoạt động VS = 0.93V vùng tuyến tính VS tăng hay giảm λ ≠0 Trường hợp R = 10kΩ, mạch hoạt động trạng thái bão hòa nên dòng I Nếu λ ≠0 Ở VD cố định dòng I = constant = → VS tăng dẫn đến VGS giảm Vin cố định Nếu VGS giảm tới mức ≤ VT mạch ngưng dẫn c Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử CHƯƠNG Bài 3: Cho đảo với trở tải hình 5.3 a Nhận xét chất lượng mạch mạch lại có hoạt động giống đảo b Tìm VOH VOL tính toán VIH VIL c Tìm NML NMH , vẽ VTC sử dụng HSPICE d Tính toán công suất tiêu tán trung bình cho trường hợp : Vin = 0V Vin = 2.5V e Sử dụng HSPICE để vẽ VTC cho RL =37k, 75k 150k hình f Ghi mối quan hệ quan điện táp VTC quan trọng điện trở tải R L g Tải trở kháng sử dụng để tạo nhiều đặc tính đảo lý tưởng Giải a Nhận xét chất lượng mạch mạch lại có hoạt động giống đảo Cho VIN < VT, M1 hoạt động vùng ngắt, I = Vout = 2.5V Cho VIN > VT, M1 dẫn Vout = 2.5v – I*R Điện áp ngõ mức thấp tín hiệu ngõ vào đảo b Tìm VOH VOL tính toán VIH VIL Giả sử bỏ qua dòng đỉnh: Vin < VT, M1 ngưng dẫn VOH = 2.5V Cho Vin = 2.5V, giả sử M1 vùng tuyến tính VDS bỏ qua vùng tuyến tính, điều chế chiều dài kênh lờ Cho vùng tuyến tính: Kiểm tra giả thuyết : VGT = 2.07, VDSAT=0.63V VDS = 46.25mV Vậy giả thuyết M1 hoạt động vùng tuyến tính Để tìm VM, thiết lập phương trình dòng NMOS với điện áp ngõ vào VM=0.79V Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử Để tìm VIL VIH, dựa vào sườn VTC, VM có nguồn gốc ngoại suy VOH VOL Lờ hiệu ứng điều chế chiều dài kênh, độ dốc đưa : c Tìm NML NMH , vẽ VTC sử dụng HSPICE NML = VIL = 0.607V NMH = 2.5V – VIH = 1.63V d Tính toán công suất tiêu tán trung bình cho trường hợp : Vin = 0, nghĩa M1 ngưng dẫn, IVDD = PVDD = Vin = 2.5V, Vout =VOL = 46.25mV, e Sử dụng HSPICE để vẽ VTC cho RL =37k, 75k 150k hình Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử f Ghi mối quan hệ quan điện táp VTC quan trọng điện trở tải R L Nếu RL tăng, đường cong VTC trở nên lý tưởng với lý sau : VOL giảm, NML tăng, VIH giảm NMH tăng Tuy nhiên, điều dẫn đến cân , RL tăng, VIL giảm làm lý tưởng VOH không thay đổi g Tải trở kháng sử dụng để tạo nhiều đặc tính đảo lý tưởng Khi tải trở kháng tăng lên, cân bằng, đảo VTC trở nên lý tưởng với độ lợi cao dĩ nhiên biên độ nhiễu tốt Tuy nhiên, đường cong VTC dịch chuyển sang M1 điện áp ngưỡng thấp VTC di chuyển sang trái Bài 4: Cho đảo hình 5.3 ( 3) tải ngõ 3pF a Tính tpHL tpLH b Thời gian trễ tăng giảm có không? Tại không? c Tính công suất tiêu tán tĩnh động với giả thuyết cổng đóng nhanh Giải a Tính tpHL tpLH tpLH = 0.69*RL*CL = 0.69*75k*3pF= 155ns Với : tpHL Đầu tiên ta tính RON cho Vout = 2.5V=VDS Vout = 1.25V= VDS Ở Vout = 2.5V , Thay giá trị vào ta có: Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử Tương tự với Vout = 2.5V → → Dĩ nhiên điện trở trung bình là: → tpHL = 0.69*Ravg*CL = 0.69*4.37k*3pF= 9.05ns b Thời gian trễ tăng giảm có không? Tại không? tpLH >> tpHL RL = 75kΩ lớn điện trở tuyến tính hiệu dụng Ron M1 c Tính công suất tiêu tán tĩnh động với giả thuyết cổng đóng nhanh Công suất tĩnh : VIN = VOL cho Vout = VOH = 2.5V, dĩ nhiên IVDD = 0A nên PVDD = 0W VIN = VOH cho Vout = VOL , mạch hoạt động vùng tuyến tính Mặt khác : Tính toán dòng qua M1 ta có : suy PVDD =VDD*ID=2.5*32.7µA= 82mW Công suất động : Ta có công suất tiêu tán gồm công suất qua tải RL tụ CL nạp công suất qua M1 tụ CL xả Mà : Vậy : Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 10 Bài tập môn học Công Nghệ Vi Điện Tử Bài 9: Cho mạch hình 5.7, biết cấu hình theo nguồn Nó đạt thay đổi mức DC ngõ ngõ vào Giá trị thay đổi xác định dòng I Giả sử , ,, , a Giả sử muốn thay đổi mức điện áp danh định Vi Vo 0.6V mạch 5.7 (a) Bỏ qua hiệu ứng backgate, tính toán độ rộng M2 để đáp ứng mức thay đổi b Bây giả sử có ý tưởng thay M2 nguồn dòng (hình 5.7 (b)) Transistor NMOS M1 trải qua thay đổi VT hiệu ứng backgate Tìm VT hàm V0 cho V0 dao động từ đến 2.5V với khoảng cách 0.5V Vẽ VT với V0 c Vẽ V0 so với Vi , V0 dao động từ đến 2.5V với khoảng cách 0.5V Vẽ đường cong : bỏ qua hiệu ứng body effect c có body effect Hiệu ứng body effect ảnh hưởng đến hoạt động chuyển đổi mức? d V0 = 2.5V (với body efect ), tìm V0 (ý tưởng) xác định lỗi tối đa đưa body effect Giải: a Mức dịch chuyển 0.6V nói với VGS1 = 0.6V VGT1 = VGS1 – VT0 = 0.6-0.43 = 0.17V Điều có nghĩa M1 tốt vùng bão hòa ( bão hòa nhanh) Do đó, Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 11 Bài tập môn học Công Nghệ Vi Điện Tử Thay giá trị vào ta có : Cho M2, VGT2 = Vin - VT0 = 0.55 – 0.43 = 0.12V Do M2 vùng bão hòa Ta có : Thay cac giá trị ta có: b Tìm hàm VT theo thay đổi V0 Phương trình điện áp ngưỡng Khi thay M2 nguồn dòng VSB = VO → Với giá trị thay đổi từ đến 2.5V với bước nhảy 0.5V Với V0 = 0V VT = VT0 = 0.43V Với V0 = 0.5V Với V0 = 1V Với V0 = 1.5V Với V0 = 2V Với V0 = 2.5V Hình biểu diễn mối quan hệ V0 VT c Vẽ mối quan hệ Vin Vo body effect có body effect Khi body effect: → Mà VGS = Vin – VS = Vin – Vo → VS = Vo VT = VT0 Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 12 Bài tập môn học Công Nghệ Vi Điện Tử → Thay giá trị ta có: Thay giá trị Vo ta có : Với Vo = 0V Với Vo = 0.5V Với Vo = 1V Với Vo = 1.5V Với Vo = 2V Với Vo = 2.5V thì thì thì Vin = 0.6V Vin = 1.1V Vin = 1.6V Vin = 2.1V Vin = 2.6V Vin = 3.1V Khi có body effect: → Mà VGS = Vin – VS = Vin – Vo Và Thay VS = Vo → → Thay giá trị ta có: Thay giá trị Vo ta có : Với Vo = 0V Với Vo = 0.5V Với Vo = 1V Với Vo = 1.5V Với Vo = 2V Với Vo = 2.5V thì thì thì Vin = 0.6V Vin = 1.21V Vin = 1.8V Vin = 2.1V Vin = 2.95V Vin = 3.5V Hình biểu diễn mối quan hệ Vin Vo trường hợp có body effect không Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử d Xác định lỗi lớn xảy body effect Lỗi lớn xảy VSB lớn Tức Vo = 2.5V Điện áp lỗi Verror = 3.4944 – 3.1 = 0.3944V Bài 14: Một đảo hoạt động hình 5.11 với VDD = 0.4V bao gồm NMOS PMOS có Io n giống hệt a Tính ngưỡng chuyển mạch (VM) đảo b Tính VIL VIH đảo Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 13 14 Bài tập môn học Công Nghệ Vi Điện Tử Giải a Tính ngưỡng chuyển mạch (VM) đảo Mối quan hệ I-V cho , giả sử VDS > 50mA Tính toán điện áp ngưỡng cần tìm Vin = Vout Vậy nên cân giá trị tuyệt đối dòng NMOS PMOS có : Bỏ Io lấy ln vế ta có: Chuyển hàm ln qua bên thay Vout = Vin ta có: Thay giá trị : VDD = 0.4V, VT = 26mV, , n = 1.5 vào phương trình ta có Vì nhỏ, gần nên xấp xỉ dẫn đến Vin = 0.2V Vậy có điện áp ngưỡng chuyển mạch Vin = Vout = VDD/2 = 0.2V b Tính VIL VIH đảo Để tính toán biên độ nhiễu, cần tính sườn VTC VM = VDD/2 Cân dòng có: Bỏ I0 lấy vi phân vế theo Vin có : Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử 15 → Chuyển sang bên phải Nhóm số hạng giống ta có: Thay Vin = Vout = VDD/2 có: → → → → → → cuối : Thay giá trị : VDD = 0.4V, VT = 26Mv, , n = 1.5 vào phương trình ta có Đây giá trị nhiều mong đợi đảo CMOS ( g ≈ -30) Tuy nhiên nên ghi nhớ chế độ ngưỡng CMOS có hoạt động thiết bị lưỡng cực mang lại giá trị Chúng ta biết : VIL = VM + (VDD-VM)/g VIH = VM - VM/g ( từ phương trình 5.7 textbook) Thay giá trị VM = 0.2V, g=-325.6 VDD = 0.4V ta có : Vậy : NMH = VOH – VIH = 0.4 - 0.2006 = 0.1994V NML = VIL – VOL = 0.1994 – = 0.1994V Vậy : NMH = NML = 0.1994V Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 16 Bài tập môn học Công Nghệ Vi Điện Tử CHƯƠNG Bài Thực phương trình sử dụng hỗ trợ CMOS Kích thước thiết bị cho trở kháng ngõ giống đảo với W/L = với NMOS W/L = với PMOS Mô hình ngõ vào tốt xấu tương đương điện trở kéo lên kéo xuống Giải Ta thực vài thao tác biến đổi với giúp đỡ đại số Boole Ta có định lý De Morgan : Áp dụng định lý để biến đổi X : Với dạng X cho phép xây dựng mạng pull-down cách kiểm tra ( thực mạch song song với cổng OR nối tiếp với cổng AND) Mạng pull-up bao gồm mạng pull-down Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 17 Bài tập môn học Công Nghệ Vi Điện Tử Sơ đồ mạch cho thấy kích cỡ mạch phù hợp với yêu cầu, trường hợp xấu nhất, trở kháng ngõ mạch giống trở kháng ngõ có đảo với W/L = với NMOS W/L = với PMOS Trở kháng pull-up trường hợp xấu xảy lúc tồn đường đơn từ nút đến Vdd Ví dụ vector trường hợp xấu ABCDEFG = 0000001 Trường hợp trở kháng pull-up xảy tốt ABCDEFG = 0000000 Trường hợp trở kháng pull-down tốt xảy ABCDEFG = 1111111 BÀI a Hai mạch hình 6.4 thực chức có giống cổng logic không? Nếu đúng, chức gì? Nếu không, đưa biểu diễn Boolean cho mạch b Điện trở ngõ mạch có không? c Thời gian tăng giảm mạch có không? Tại sao? Giải a mạch thực chức giống cồng logic Hàm ngõ biểu diễn đại số Boolean sau: b Điện trở ngõ mạch không c Thời gian tăng giảm mạch không Bởi vì: Xét trường hợp tín hiệu đầu vào đến ko lúc Ở mạch B: tín hiệu vào E nằm gần đầu Do tín hiệu vào E mà có đến chậm mạch B tín hiệu nhanh so với mạch A ( tất node bên nạp có điện dung đầu cần đuợc chuyển mạch) Xét trường hợp tín hiệu đầu vào đến lúc : thời gian lên xuống ko vì: Xét tất tín hiệu vào E, A, B, C, D mức thấp Khi mạch A có cực Body transistror đầu vào E nối lên VDD, có transistor tín hiệu vào E Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 18 Bài tập môn học Công Nghệ Vi Điện Tử chịu ảnh hưởng body-effect Trong mạch B có transistor với đầu vào A, B, C, D có cực body nối lên VDD, có transisor chịu ảnh hưởng body-effect Vậy thời gian lên xuống mạch A chịu ảnh hưởng điện trở Thời gian lên xuống mạch B chịu ảnh hưởng điện trở mắc song song Do thời gian lên xuống mạch ko BÀI Mạch A B hình 6.5 thực chức gì? Mạch dual network không? Mạng dual cổng logic tĩnh hợp lệ? Giải thích Liệt kê lợi ích mạch so với cấu hình khác Giải Hàm ngõ mạch sau: Cả mạch A mạch B thực chức cổng logic XOR Mạch A dual network mạng kéo lên cặp đôi với mạng kéo xuống Tuy nhiên, mạch B giữ giá trị cổng logic trạng thái tĩnh, với kết hợp ngõ vào, có điện trở thấp từ VDD đất tới ngõ Mạch B với khối kéo xuống NMOS kéo lên PMOS(vì transistor NMOS có cung cấp dòng điện lớn transistor PMOS có kích thước điện dung transistor PMOS ).Mạch B sử dụng cổng phức tạp tạo tổ hợp đảo hàm logic tốt Mạch B có khả chống nhiễu tốt,không tiêu thụ công suất tĩnh Mạch B có tiến Bởi điện dung bên nút so với mạch A, điều làm cho nhanh so với mạch A Bài Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 19 Bài tập môn học Công Nghệ Vi Điện Tử Tính toán giá trị đảo NMOS hình 6.4 a b c d VOH VOL NML NMH Tiêu tán công suất : cho Vin thấp cho Vin cao Cho ngõ tải 1pF, tính toán t pLH , tpHL Trễ tăng giảm không? Tại sao? Giải a VOH VOL Để tìm VOH : Cho Vin = 0, VOL thấp VT0 NMOS Nếu Vin = 0, M1 ngưng dẫn, lúc VOH = VDD = 2.5V Để tìm VOL Cho Vin = VOH= 2.5V lúc NMOS PMOS dẫn, ngõ Vo = 0V Để tìm VOL viết phương trình quan hệ dòng nút ngõ : Đầu tiên, xác định vùng hoạt động NMOS PMOS Chúng ta giả sử VDS = VOL =Vo < VDSAT NMOS, nên NMOS hoạt động vùng tuyến tính VGTn = VGS – VTn = 2.5 – 0.43 =2.07V VDS PMOS âm VDSAT VGTp = VGS - VTp =Vin – VDD – VT =0 – 2.5 (- 0.4) = – 2.1V, nên PMOS trạng thái bão hòa nhanh Phương trình sau Thay giá trị bảng 3.2 vào phương trình ta có : → Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 20 Bài tập môn học Công Nghệ Vi Điện Tử Giải phương trình bậc ta có → VOL = VO = 31.6mV b NML NMH Biên độ nhiễu mức thấp : NML = VIL - VOL Biên độ nhiễu mức cao: NMH = VOH - VIH Đối với VIL : nhỏ giá trị điện áp sườn VTC trở thành -1 (dV out/dVin = -1) Trong trường hợp NMOS vùng bão hòa PMOS vùng tuyến tính Từ IDn = IDp Chúng ta có : Với VGSn = Vin, VDSn = Vout, VGSp = -( VDD - Vin) and VDSp = -(VDD - Vout) Thay vào phương trình ta có : Chúng ta lấy vi phân vế phương trình Thay Vin = VIL dVout/dVin = -1 vào (7.3), có: Rút VIL hàm theo Vout ta biểu diễn sau : Với : kR = kn/kp Gọi điện áp ngưỡng chuyển mạch đảo lý tưởng : Vth = VDD/2 Do (7.6) biểu diễn lại sau: Thay kR=1.074 vào phương trình (7.5) ta có: Bây thay VIL vào phương trình (7.2) kết sau: kp kn (Vin − VTOn )2 = Vin − VDD − VTOp ( Vout − VDD ) − (Vout − VDD )2 2 1.074(0.96Vout − 1.18 − 0.43)2 = ( 0.96Vout − 1.18 − 2.5 + 0.4 ) ( Vout − 2.5 ) − (Vout − 2.5)2 ( ) 1.074(0.96Vout − 1.61)2 = ( Vout − 2.5 ) 2 ( 0.96Vout − 3.28 ) − (Vout − 2.5) 1.074(0.9216Vout − 3.0912Vout + 2.5921) = ( Vout − 2.5 ) ( 1.92Vout − 6.56 − Vout + 2.5 ) 0.99Vout − 3.32Vout + 2.78 = ( Vout − 2.5 ) ( 0.92Vout − 4.06 ) 0.07Vout + 3.04Vout − 7.37 = Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 21 Bài tập môn học Công Nghệ Vi Điện Tử => Vout1 = -45.7309(V) Vout2 = 2.3023(V) Chọn Vout2 = 2.3023(V) Đối với VIH : NMOS lúc hoạt động vùng tuyến tính PMOS vùng bão hòa k kn ( VGSn − VTOn ) VDSn − VDSn = p (VGSp − VTOp )2 2 ( 7.9) Với : VGSn = Vin, VDSn = Vout, VGSp = -( VDD - Vin) VDSp = -(VDD - Vout) (7.9) viết lại sau: k kn ( Vin − VTOn ) Vout − Vout = p (Vin − VDD − VTOp )2 2 Lấy vi phân vế theo Vin ta có : ( 7.10) dV dV k n (Vin − VTOn ) out ÷ + Vout − Vout out ÷ = k p (Vin − VDD − VTOp ) dVin dVin Thay Vin = VIH dVout/dVin = -1 vào (7.11), có: ( kn ( −VIH + VTOn + 2Vout ) = k p VIH − VDD − VTOp ) (7.11) ( 7.12) Rút VIH hàm theo Vout ta biểu diễn sau : VIH = = VDD + VTOp + kR ( 2Vout + VTOn ) + kR = 2.5 − 0.4 + 1.074 ( 2Vout + 0.43 ) 2.074 2.5 − 0.4 + 1.074 ( 2Vout + 0.43 ) + 1.074 = 1.235 + 1.036Vout (7.13) Thay (7.13) vào (7.10) ta có đa thức bậc Vout = (1.235 + 1.036Vout − 2.5 + 0.4)2 1.074 2 ( 1.235 + 1.036Vout − 0.43 ) Vout − Vout ( ) 1.074 1.61Vout + 1.072Vout = (1.036Vout − 0.865)2 0.08Vout + 3.52Vout − 0.75 = => Vout1= -44.212V and Vout2 = 0.212V => Chọn Vout = 0.212V Với giá trị tính VIH : VIH = 1.235 + 1.036Vout = 1.235 + 1.036 * 0.212 = 1.455 (7.14) Cuối biên độ nhiễu : NML = VIL - VOL = 1.03 - 0.0316 =0.9984 V NMH = VOH - VIH = 2.5 - 1.455 = 1.045 V c Tổn hao công suất Với Vin mức thấp, NMOS ngưng dẫn, nên tiêu tán nguồn 0W Với Vin mức cao, P = V*I = 2.5*IDP Với VOL = VO = 31.6mA Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử 22 IDP = 120µA → P = V*I = 2.5*IDP = 2.5*120 µA=300 µW d Điều khiển tải 1pF, tính toán tpLH , tpHL Trễ tăng giảm không? Tại sao? Chúng ta ước lượng trở kháng từ đường cong I-V cho chuyển đổi HL PMOS ON Do đó, sử dụng phương pháp tính dòng trung bình cho việc ước lượng trễ lan truyền Dòng trung bình cho chuyển đổi HL thông qua PMOS : Với IVDD=2.5 = IVDD=1.25 = -30(2)(-1)(-2.1+0.5)*(1 + 0.1(1.25)) = -108µA → Đối với NMOS, Và Dòng trung bình ngắt nạp tụ Đối với tpLH , NMOS ngưng dẫn, nên sử dụng điện trở tương đương để tìm thời gian chuyển đổi Từ bảng điện trở kháng tính toán Vậy ta có: Thời gian trễ tăng dài PMOS tương đối yếu so với NMOS Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 Bài tập môn học Công Nghệ Vi Điện Tử Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 23 [...]... như m t cổng logic không? Nếu đúng, nó là chức năng gì? Nếu không, đ a ra biểu diễn Boolean cho cả 2 m ch b Điện trở ngõ ra c a 2 m ch có luôn bằng nhau không? c Thời gian tăng và gi m c a 2 m ch có bằng nhau không? Tại sao? Giải a 2 m ch trên thực hiện chức năng giống m t cồng logic H m ngõ ra c a nó được biểu diễn bằng đại số Boolean như sau: b Điện trở ngõ ra c a 2 m ch không bằng nhau c Thời gian... Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 13 14 Bài tập m n học Công Nghệ Vi Điện Tử Giải a Tính ngưỡng chuyển m ch (VM) c a bộ đảo M i quan hệ I-V là được cho bởi , giả sử VDS > 50mA Tính toán điện áp ngưỡng chúng ta cần t m Vin = Vout Vậy nên cân bằng giá trị tuyệt đối c a dòng c a NMOS và PMOS chúng ta có : Bỏ Io và lấy ln 2 vế ta có: Chuyển h m ln qua 1 bên và thay Vout = Vin ta có: Thay các giá... logic tĩnh hợp lệ? Giải thích Liệt kê bất kỳ lợi ích c a m ch so với 1 cấu hình khác Giải H m ngõ ra c a cả 2 m ch như sau: Cả m ch A và m ch B đều thực hiện chức năng c a m t cổng logic XOR M ch A là m t dual network bởi vì m ng kéo lên là cặp đôi với m ng kéo xuống Tuy nhiên, m ch B vẫn giữ giá trị c a cổng logic ở trạng thái tĩnh, bởi vì với bất kỳ kết hợp nào c a ngõ vào, có m t điện trở thấp... lên VDD, do đó có 4 transisor chịu ảnh hưởng c a body-effect Vậy thời gian lên và xuống ở m ch A chịu ảnh hưởng c a 1 điện trở Thời gian lên và xuống ở m ch B chịu ảnh hưởng c a 4 điện trở m c song song Do đó thời gian lên và xuống c a 2 m ch này ko bằng nhau BÀI 6 M ch A và B trong hình 6.5 thực hiện chức năng gì? M ch nào là dual network và cái nào không? M ng nào không phải là dual nhưng vẫn là cổng... sẽ l m cho nó nhanh hơn so với m ch A Bài 7 Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 19 Bài tập m n học Công Nghệ Vi Điện Tử Tính toán các giá trị c a bộ đảo NMOS như hình 6.4 a b c d VOH và VOL NML và NMH Tiêu tán công suất : 1 cho Vin thấp và 2 cho Vin cao Cho ngõ ra tải 1pF, tính toán t pLH , tpHL và tp Trễ tăng và gi m bằng nhau không? Tại sao? Giải a VOH và VOL Để t m VOH... cho phép chúng ta xây dựng m ng pull-down bằng cách ki m tra ( thực hiện m ch song song với cổng OR và nối tiếp với cổng AND) M ng pull-up là bao g m 2 m ng pull-down Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 17 Bài tập m n học Công Nghệ Vi Điện Tử Sơ đồ m ch như trên cho chúng ta thấy kích cỡ m ch phù hợp với yêu cầu, trong trường hợp xấu nhất, trở kháng ngõ ra c a m ch giống như...11 Bài tập m n học Công Nghệ Vi Điện Tử Thay giá trị vào ta có : Cho M2 , VGT2 = Vin - VT0 = 0.55 – 0.43 = 0.12V Do đó M2 cũng trong vùng bão h a Ta có : Thay cac giá trị ta có: b T m h m VT theo sự thay đổi c a V0 Phương trình điện áp ngưỡng Khi thay M2 bằng 1 nguồn dòng thì VSB = VO → Với giá trị thay đổi từ 0 đến 2.5V với bước nhảy là 0.5V Với V0 =... VOL có thể thấp hơn VT0 đối với NMOS Nếu Vin = 0, M1 ngưng dẫn, lúc này VOH = VDD = 2.5V Để t m VOL Cho Vin = VOH= 2.5V lúc này cả NMOS và PMOS đều dẫn, ngõ ra Vo = 0V Để t m VOL chúng ta viết phương trình quan hệ dòng ở nút ngõ ra : Đầu tiên, chúng ta xác định vùng hoạt động c a m i NMOS và PMOS Chúng ta giả sử VDS = VOL =Vo < VDSAT đối với NMOS, vậy nên NMOS hoạt động trong vùng tuyến tính VGTn = VGS... =2.07V VDS c a PMOS m hơn VDSAT và VGTp = VGS - VTp =Vin – VDD – VT =0 – 2.5 (- 0.4) = – 2.1V, vậy nên PMOS là ở trạng thái bão h a nhanh Phương trình như sau Thay các giá trị trong bảng 3.2 dưới đây vào phương trình trên ta có : → Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 20 Bài tập m n học Công Nghệ Vi Điện Tử Giải phương trình bậc 3 trên ta có → VOL = VO = 31.6mV b NML và NMH Biên... cũng ko bằng nhau bởi vì: Xét tất cả các tín hiệu vào E, A, B, C, D đều ở m c thấp Khi đó ở m ch A chỉ có m t cực Body c a transistror đầu vào E được nối lên VDD, do đó chỉ có m t transistor tín hiệu vào E Học viên: Nguyễn Văn Ngọc – Lớp cao học Kỹ Thuật Điện Tử K10 18 Bài tập m n học Công Nghệ Vi Điện Tử chịu ảnh hưởng c a body-effect Trong khi đó ở m ch B thì có 4 transistor với đầu vào A, B, C, D đều