HỌC VIỆN CƠNG NGHỆ BƯU CHÍNH VIỄN THƠNG ĐIỆN TỬ SỐ (Dùng cho sinh viên hệ đào tạo đại học từ xa) Lưu hành nội HÀ NỘI - 2006 Chương 6: Mạch phát xung tạo dạng xung CHƯƠNG 6: MẠCH PHÁT XUNG VÀ TẠO DẠNG XUNG GIỚI THIỆU Hầu hết hệ thống kỹ thuật số yêu cầu vài loại dạng sóng định thời, ví dụ nguồn xung dao động cần thiết cho tất hệ thống định thời Trong hệ thống kỹ thuật số, dạng sóng xung vuông thường sử dụng Sự tạo dạng sóng xung vng gọi đa hài Có ba loại đa hài: • Bộ dao động đa hài (chạy tự do) • Bộ đa hài đơn ổn (một nhịp) • Bộ đa hài hai trạng thái ổn định (trigơ) Một dao động đa hài dao động để tạo dạng xung Nó có hai trạng thái chuẩn mà khơng u cầu kích hoạt từ bên ngồi Bộ thường dùng làm xung điều khiển cho mạch Một đa hài đơn ổn có trạng thái ổn định, tức điều kiện trạng thái ổn định đầu cố định Đầu trạng thái LOW trạng thái HIGH Mạch cần xung kích khởi từ bên mạch chuyển sang trạng thái khác Mạch giữ nguyên trạng thái cũ khoảng thời gian, khoảng thời gian phụ thuộc vào thành phần dùng mạch Trạng thái mạch xem trạng thái ổn định phục hồi trở trạng thái ổn định mà khơng cần xung kích hoạt từ bên ngồi Độ rộng xung kích khởi nhỏ, độ rộng xung đầu phụ thuộc vào khoảng thời gian mà mạch giữ lại trạng thái ổn định Mạch gọi mạch nhịp (one-shot) xung kích khởi tạo xung độ rộng xung lại khác Mạch hữu dụng tạo xung tương đối dài (hàng chục mili giây) từ xung hẹp, cịn gọi giảm xung (pulse stretcher) Ví dụ, vi xử lý phát tín hiệu cho thiết bị bên ngồi để in nội dung cách truyền qua xung Thiết bị đầu nói chung có tốc độ chậm vi xử lý, u cầu xung tín hiệu khoảng thời gian lâu Điều đạt mạch giao tiếp có chứa đa hài đơn ổn Một mạch đa hài hai trạng thái ổn định gọi mạch đa hài hai trạng thái ổn định hay trigơ Mạch thực việc chuyển tiếp từ trạng thái ổn định sang trạng thái ổn định khác lúc xung kích khởi áp vào Mạch thường dùng làm thành phần nhớ hệ thống kỹ thuật số thảo luận chương Chương tập trung vào sơ đồ, nguyên tắc hoạt động, ứng dụng mạch dao động đa hài, mạch dao động đa hài đợi, trigơ Schmitt dựa cổng TTL, CMOS IC định thời 555 Sau chương độc giả tự thiết kế mạch dao động theo yêu cầu cho ứng dụng khác 125 Chương 6: Mạch phát xung tạo dạng xung NỘI DUNG 6.1 MẠCH PHÁT XUNG 6.1.1 Mạch dao động đa hài cổng NAND TTL Cổng NAND làm việc vùng chuyển tiếp khuếch đại mạnh tín hiệu đầu vào Nếu cổng NAND ghép điện dung thành mạch vịng hình 6-1 ta dao động đa hài.VK đầu vào điều khiển, mức cao mạch phát xung, mức thấp mạch ngừng phát Hình 6-1 Bộ dao động đa hài cấu trúc cổng NAND Nếu cổng I II thiết lập điểm công tác tĩnh vùng chuyển tiếp VK = 1, mạch phát xung nối nguồn Nguyên tắc làm việc mạch sau: Giả sử tác động nhiễu làm cho Vi1 tăng chút, xuất q trình phản hồi dương sau: Khi đó, cổng I nhanh chóng trở thành thơng bão hồ, cổng II nhanh chóng ngắt, mạch bước vào trạng thái tạm ổn định Lúc này, C1 nạp điện C2 phóng điện theo mạch đơn giản hoá thể hình 6-2 C1 nạp đến Vi2 tăng đến ngưỡng thơng VT, mạch xuất q trình phản hồi dương sau: Kết trình là: cổng I nhanh chóng ngắt cịn cổng II thơng bão hồ, mạch điện bước vào trang thái tạm ổn định Lúc C2 nạp điện cịn C1 phóng Vi1 ngưỡng thông VT làm xuất trình phản hồi dương đưa mạch trạng thái ổn định ban đầu Mạch không ngừng dao động, bỏ qua điện trở đầu cổng NAND, dựa vào hình 6-2 giản đồ xung mạch thể hình 6-3 126 Chương 6: Mạch phát xung tạo dạng xung V H2 + - V H2 R1 R f2 V L1 EC R f2 R1 V i2 C1 V i2 EC V L1 + - C1 C2 + - R f1 V H2 V H2 C2 + V L1 V i1 V i1 R f1 V L1 Hình 6-2 Mạch vịng nạp phóng điện tụ C1, C2 Hình 6-3 Dạng sóng gần điện áp điểm mạch dao động đa hài Vì thời gian nạp điện nhanh thời gian phóng, nên thời gian trì trạng thái ổn định tạm thời phụ thuộc vào thời gian nạp điện hai tu điện C1 C2 Từ hình 6-2 ta có thời gian nạp điện tu C1 τ1 = (Rf2 // R1) C1, thời gian để Vi2 nạp điện đến VT là: t M = (R f // R )C1 ln 2VOH − (VT + VOL ) VOH − VT Nếu Rf1=Rf2=Rf, C1=C2=C, VOH=3 V, VOL=0,35 V, VT = 1,4 V ta có: T ≈ 2(R f // R )C T chu kỳ tín hiệu đa hài lối 127 Chương 6: Mạch phát xung tạo dạng xung 6.1.2 Mạch dao động đa hài vịng RC Hình 6-4 Bộ dao động vịng dạng sóng Bộ dao động vịng có cấu trúc gồm cổng NAND mắc nối tiếp hình 6-4 Phản hồi dương từ Vo đến Vi1 làm cho mạch khơng có trạng thái ổn định Tần số tín hiệu lối phụ thuộc vào thời gian trễ cổng NAND, điều chỉnh tần số Tần số mạch phát điều chỉnh mạch trễ RC mắc thêm vào mạch hình 6-5 Tần số dao động mạch điều chỉnh thông qua giá trị tụ điện C điện trở R Hình 6-5 Bộ dao động đa hài có mạch RC 6.1.3 Mạch dao động đa hài thạch anh Để có tín hiệu đồng hồ có tần số xác có độ ổn định cao, mạch đa hài trình bày không đáp ứng Tinh thể thạch anh thường sử dụng trường hợp Thạch anh có tính ổn định tần số tốt, hệ số phẩm chất cao dẫn đến tính chọn lọc tần số cao Hình 6-6 mạch dao động đa hài điển hình sử dụng tinh thể thạch anh Tần số mạch dao động phụ thuộc vào tinh thể thạch anh mà không phụ thuộc vào giá trị tụ điện điện trở mạch Hình 6-6 Mạch dao động đa hài thạch anh 6.1.4 Mạch dao động đa hài CMOS Hình 6-7a mạch dao động đa hài sử dụng hai cổng NOR CMOS linh kiện định thời trở tụ Giản đồ xung mạch thể hình 6-7b Chu kỳ dao động mạch tính gần sau: 128 Chương 6: Mạch phát xung tạo dạng xung Hình 6-7 Bộ dao động đa hài dùng cổng NOR CMOS giản đồ xung ⎛ ED E ⎞ + D ⎟⎟ T = T1 + T2 = RC ln⎜⎜ ⎝ E D − VT VT ⎠ Nếu giả thiết VT = ED/2 T1 = T2, T = RCln4 ≈ 1,4RC 6.2 TRIGƠ SCHMIT EC R1 Vi R2 R4 D1 A R5 T2 P D0 Đầu vào R7 T4 D3 T1 Vo T D4 T5 R3 Mạch Schmit Z R6 Đầu Ra Hình 6-8 Sơ đồ nguyên lý trigơ Schmit Hình 6-8 sơ đồ nguyên lý trigơ schmitt, hay gọi đảo pha trigơ schmit Nó gồm phần: mạch đầu vào, mạch schmit tầng công suất lối Nguyên tắc làm việc mạch sau: Nếu VB1 mức thấp T1 ngắt, T2 thơng bão hoà ngược lại VB1 mức cao T1 thơng bão hồ, T2 ngắt Khi VB1 tăng từ mức thấp lên mức cao đến trị số VBE1 = VB1 - ILR3 = 0,5 V T1 bắt đầu chuyển từ trạng thái ngắt vào trạng thái khuếch đại Do VB1 tiếp tục tăng nên VCE1 = VBE2 giảm xuống Sau T2 rời khỏi trạng thái bão hồ mà VB1 tiếp tục tăng xảy q trình phản hồi dương sau: 129 Chương 6: Mạch phát xung tạo dạng xung Nhờ phản hồi dương mạch điện nhanh chóng chuyển sang trạng thái T1 thơng bão hoà, T2 ngắt Nếu VB1 sau tăng đến cực đại bắt đầu giảm; VB1 giảm đến mức làm T1 khỏi vùng bão hoà, T2 khỏi vùng ngắt mạch điện lại xảy trình phản hồi dương sau: Kết mạch điện nhanh chóng lật sang trạng thái T1 ngắt, T2 thơng bão hồ Chúng ta gọi giá trị điện áp đầu vào VI q trình tăng lên đạt đến ngưỡng làm lật mạch schmit để đầu từ mức cao xuống mức thấp ngưỡng VT+ giá trị ngược lại ngưỡng trigơ schmit VT-(hình 6- 9) Hiệu điện áp tương ứng với ngưỡng ngưỡng gọi đọ chênh lệch điện áp chuyển mạch ΔV = VT+ - VT- Hình 6-9 Dạng sóng đầu vào VI đầu VO trigơ schmit Trigơ schmit thực chất so sánh hai ngưỡng nên dùng ứng dụng khác như: Các mạch dao động, mạch so sánh, lọc nhiễu v.v 6.3 MẠCH ĐA HÀI ĐỢI Mạch đa hài đợi có trạng thái ổn định trạng thái tạm ổn định Khi có tác dụng xung ngồi, mạch chuyển đổi từ trạng thái ổn định sang trạng thái tạm ổn định Sau trì thời gian, mạch tự động quay lại trạng thái ổn định Thời gian tạm ổn định phụ thuộc vào thông số mạch mà không phụ thuộc vào xung kích Mạch đa hài ứng dụng mach định thời, tạo dạng xung, trễ v.v 6.3.1 Mạch đa hài đợi CMOS Mạch đa hài đợi kiểu vi phân ED R Vo1 VI C V i2 Vo Hình 6-10 Đa hài đợi kiểu vi phân dùng cổng NOR CMOS 130 Chương 6: Mạch phát xung tạo dạng xung ED VI ED VO1 ED VT VI2 ED VO2 TW Hình 6-11 Dạng song mạch đa hài đơi kiểu vi phân Hình 6-10 sơ đồ nguyên lý mach đa hài đợi kiểu vi phân Tại trạng thái ổn định, VI=0 VO1=ED, VI2=ED, VO2=0 Khi có xung kích thích lối vào làm cho cổng nhanh chóng cấm lối 0, xem giản đồ 6-11 Mạch điện RC nạp điện cho tụ điện C Trong trình nạp, điện áp VI2 tăng dần đến ngưỡng VT làm cổng đóng, điện áp VO2=0 Khi đó, cổng nhanh chóng chuyển trạng thái cấm làm cho mạch đa hài đợi trở trạng thái ổn định Độ rộng xung đầu mạch xác định công thức sau: TW = ( R + R0 ) C ∗ ln ED ED −VT R0 điện trở đầu cổng 1, VT=ED/2 TW = 0, ( R + R0 ) C Mạch đa hài đợi kiểu tích phân Hình 6-12 Đa hài đợi kiểu tích phân dùng cổng NOR CMOS 131 Chương 6: Mạch phát xung tạo dạng xung ED VI VO1 VI2 VT VO TW Hình 6-13 Dạng sóng mạch đa hài đơi kiểu tích phân Hình 6-12 biểu diễn sơ đồ nguyên lý mạch đa hài đợi kiểu tích phân Tại trạng thái ổn định, VI=1 VO1=0, VI2=0, VO2=0 Khi lối vào VI chuyển từ xuống lối VO2 nhảy từ trạng thái lên đồng thời mạch RC bắt đầu tích điện cho tụ điện C, điện áp VI2 = VT điện áp lối VO2 chuyển xuống trạng thái Sau khi hết xung lối vào tụ điện phóng điện thơng qua trở R mạch trở trạng thái ổn định Độ rộng xung lối mạch đa hài đợi tính theo công thức: TW = ( R + R0 ) C ∗ ln ED ED −VT R0 điện trở đầu cổng 1, VT=ED/2 TW = 0, ( R + R0 ) C Mạch đa hài đợi dùng trigơ Schmitt Dưạ vào đặc tính so sánh trigơ Schmitt, mạch nguyên lý hình 6-14 đa hài đợi Độ rộng xung lối phụ thuộc vào ngưỡng trigơ Schmitt giá trị tụ điện C điện trở R theo công thức sau: TW = RC ∗ ln ED ED −VT+ VT=ED/2 TW = 0, RC VI ED R V VI C V Vo VT+ Vo TW 132 Chương 6: Mạch phát xung tạo dạng xung Hình 6-14 Sơ đồ nguyên lý giản đồ thời gian mạch đa hài dùng trigơ Schmitt 6.3.2 Mạch đa hài đợi TTL Hình 6-15 sơ đồ nguyên lý mạch đa hài đợi họ TTL, cổng 1, 2, cấu trúc lên mạch flip-flop, cổng 4,5 mạch tạo dạng xung Các cổng thuộc họ TTL nên có mức logic 3,6 V logic 0,3 V Đầu vào V2 biểu thị sử dụng mạch đảo Mạch đảo thơng bão hồ V2 ~ 0,7 V, cịn ngưỡng thơng cỡ 0,6 V Tại trạng thái ổn định P = P’ = Mạch đảo đầu vào V2 khuếch đại transistor emitter chung trạng thái bão hồ V2 = 0,7 V, V3 = , V1 = 1, Q = 0, Q = Khi có xung dương tác động đầu vào P = 1, P’ = 1, V1 = 0, Q = 1, Q = 0, mạch trạng thái tạm ổn định Do Q = khố cổng 4, nên sau bị kích thích sườn dương xung P mạch bị cách ly khỏi xung P E C =5V P Q P' Q V1 V2 V3 Hình 6-15 Sơ đồ nguyên lý mạch đa hài đợi họ TTL Vì điện áp tụ C không tăng đột biến nên V1 từ mức cao 3,6 V đột biến xuống 0,3 V V2 từ mức 0,7 V đột biến xuống -2,6 V Bắt đầu trình nạp điện tụ điện C V2 tăng dần lên Khi V2 Tăng lên đến ngưỡng thông 0,6 V sinh trình phản hồi dương sau: V2 ↑→ V3 ↓→ V1 ↑→ Q ↓ Quá trình làm mạch nhanh chóng trở trạng thái ổn định ban đầu V3 = , V1 = 1, Q = 0, Q = Tiếp tụ điện C phóng điện, V2 hồi phục 0,7 V Hình 6-16 giản đồ xung mạch đa hài đợi họ TTL với giả thiết thời gian trễ truyền đạt cổng đảo pha tpd Độ rộng xung tính theo công thức TW = 0, RC Mạch dao động đa hài đợi thiết kế sẵn số họ IC TTL 74LS121, 74LS123 … cách thay đổi giá trị tụ trở mắc cho xung lối mong muốn 133 Chương 9: Ngôn ngữ mô tả phần cứng VHDL 33 Đoạn mô tả mô tả cho triger JK sau: J Clk Q > K A C entity JKFF is entity JKFF is Port(J,K,Clk:in std_logic; Port(J,K,Clk:in std_logic; Q, notQ:out std_logic); Q, notQ:out std_logic); end JKFF; end JKFF; architecture Behavioral of JKFF is architecture Behavioral of JKFF is signal Qtemp: std_logic; signal Qtemp: std_logic; signal JK:std_logic_vector(0 to 1); signal JK:std_logic_vector(0 to 1); begin begin JK when "01" => Qtemp Qtemp Qtemp QtempQtempQtemp