Ch¬ng 1 Tæng quan vÒ c«ng nghÖ fpga 1.1 Giíi thiÖu chung vÒ FPGA   !"#$%&!'($()* ($+(",-*($)(.(%  '()/01(Field-Programmable Gate Array)2!''3(4 35367(()8)'19(()8)01% +(-(:(:3+107((1;11< 70(3(=:(<3>($?:@ 01(A%''3(()<8:BCDE($()+ (101)34$(FG(' H4% I%I%I Sù ph¸t triÓn cña c¸c thiÕt bÞ kh¶ tr×nh (PLD) ()<'2G('()<8:251(J +>1G3()8)?K%L'=1",5; +M3(3(",81%   N  C3(    ($  01  ()  <  8:      ?A  ",  -  *(  ' 311'MM1"O3'PM3OQRP%QRP'()<'S -'T-"*.SG%QRP5;#(+8U- '3(M3:?#352V?A",7<1S W3W +# <-("=.%51('3( QRP:'P1?8O311'M(M'"O311'M% OP1?8O311'M''3(()<'X(?: +% =7?: +='=K-138)K($3 ()<#(V1Y8(?: +% O(M'"O311'M'()<'X(7("Z%8) K($301(M'"O311'M')-?K;' [ B21?(?3…EK-01 ()<K(( Mask-Programmable)%\($55((;] %=(M'"O311'M5;'37((1/ B83:(L1((7TTEJ=P1?8O311'M8( ?: +:(#(37((1"(B1E%     %    =  (M'"O311'M  ^    (  ?3  .(  P1?8O 311'M8(?: +.(?K'_%   `1(();01QRP'aQRPBEraseable Programmable Read Only MemoryE  aaQRPBElectrically Eraseable Programmable Read Only MemoryEL5(;'58:b 3''( ('% \())'()<CDBProgrammable Logic DeviceEL 75+3T-"*9cDK(.(-"*9 RQ%C3(:01CD'CBProgrammable Array LogicE2CT -8K(9cD'K()8K(9RQK<%P- '3(d101CD'(3C'C(Programmable Logic Array). Ce5+L(KC8)K(8:%\3Ce 51('3('P1?8O311'M(M'"O311'M% :1('3(CD$36#('3(5K-13 ($+L(:01LS36#('3( f_% C3(()<8:9>+T"*A7(5; 8)K(.(1M3:017(?A",2G('P1?8O311'M 1M1BPEL5+L:+'T1?(?3 5;8)K(.(1;#('3(%8)K("37( "Z<g15;3::-%h(;=01 P?3.(CD'5+8()L9>36#( '3('.%i+L01L5;X-'. j Z.(?K''3('.% *8)8:b'01CD8)+K(5;X -01P%D35()<''3(5-'3=13% k('( (.(('($3bIlmj)1* 5((;]M'2'M12'M??M2'?'3(2n(8%%% 1.1.2Field-Programmable Gate Aray (FPGA) 1.1.2.1CÊu tróc c¸c FPGA   '=1(Bo[)Ip%pppE'3(B'3( M''E(K15; M'@%Pq('3((d-1 -?Kb-'%(K18)K(X(-17 "F;8:%c7(#(()8)Vr '(01q('#1G5;318)K(% o 4sRM'' C3(t'38 Tài nguyên kết nối Hình 1.1 Mô hình FPGA P:01'(8(;8)K('8)+ !"#8K(:3 '(%()8)31V8) 8K(:;31:%   P9>01T-"*1((8K('( Blogic blockE5;8)K(VT8)K(%T8) K(T38)K(BsegmentE5;5("(81%t$3 8)K(';'"Z;K(8K('(.( 3"!28K(3s113"!.(1%P'((r 3V '(3'(($u?15K( 8K('(+BConfigurable logic BlockE()>1;% 8K(Ct+Ab.(+L?A",'3(% 8K(3s1BI/O BlockE+(13"((d15(!7= ($3%\($8)K(8:+-"F .(8)K(3101Ct4Rt3($%    i+LT1A=]8K('(+ BCtE28K(3s1B4RtE8)K(% a. C¸c khèi l«gic cÊu h×nhBConfigurable logic BlockE +L-("01'3('38G(M38()L015%v() L018K('(5;()8)M3(8125;' 9cDwW2-"T8$BMultiplexerE1:8() BLock-up TableE%c3(15;1'(O'3;q3(# (-#% b. C¸c nguån kÕt nèi (Routes) T8)K(5+L-("G('8()L7 BRouting ArchitectureE%v()L  Q3( T  3! K(    ;8:%;8:5+381 1??O1?(?32(8(;X(M''HQP2A<2 aQRP1?(?3aaQRP1?(3%(K 8K('(5( x 81;()8)8()L3(%P-?K+ (8)K((:(d18K('3(2-?K8+=8)K( $3(% 1.1.2.2Ph©n lo¹i FPGA 5('3(815+Lr=($UM3Y *?: +2($L5K'3(=?1]+L:K(  BSymmetrical ArrayE2+LCD!+ (hierachircal PLD)2+L (Row base)+L19(Sea of Gate):".(!%  1.1.3 C¸c c«ng nghÖ lËp tr×nh FPGA 5(#(A'2' (  1  ?A  ",  ']  QP  g2      <  B1(Oy?ME2  aQRP 1?(?3aaQRP1?(?3%Pr"Z'812+: A'5=+'5;+3- 31((Rc3rR%A'"Z;# (8)K('(d18K('(012J m Hình 1.2 Bèn loại FPGA trên thực tế &19 CD!+ v)K( C3( t'38 C3( t'38 v)K( +L C3(t'38 v)K( P:K(  v)K( 0'$ C3( t'38 CD t'38 75;Ipp%pppA'%iA' :(5d=+?1] O()="(=01=K% O5X8+8(X(RcX8138(X (R% O5("8z?(+8(8)K(3"!% O5;)3-(?K''.A'$- =% 5;U-3",,;5?K'A' 5;5r=8%ir)32A')5; )3M3PRH@'K+%D.(!?u(() '% a. C«ng nghÖ lËp tr×nh dïng RAM tÜnh '"ZQPgBHQPE?A",PRH ($@%8)K('(8(;V1?(?38$ =3rBRE1?(?3"Fe91?(?3;3 -8)K(1/BRyyE;/8)K(%   \371?(?3"F91?(?3$2 AQPM''(8(;93r/%v(/(d11("! K(.(9"F?u5-X8+13%v(5?u3-X l Hình 1.3 Công nghệ lập trình RAM tĩnh . Cæng transitor Bé dån kªnh Transistor truyÒn QP M'' D!K( D!K( &{7 G(1 D!K( MUX QP M''w QP M''I D!K( D!K( QP M'' 8+8)K((d11("!K(%&K(.(-"T8$2HQPM''( 8(;W301-"T8$?uK(.(W1015% 7"Z;8)K(UGY-1(W01-8K( '3(% \3?A",'HQP28K('3(5 ;8).(1>18):-"T8$BMultiplexerE 9"FBpass-gateE%iHQP'-.1(2:( (+q(8(+T3=%&(5g1'K?A ",=:(5-?K)'d7#3(01 QPM''2|QRP1g1Y%(01QPM''5; 3-#1<<1S-A01:BM3 701-QPE% =#(M3HQP5"(=8'.2X( =+j1?(?33q(QPM''e1?(?3$ 39"F1-"T8$%h(;018}'36 5;(+1$+155;) 3VPRH@% b. C¸c thiÕt bÞ lËp tr×nh cÇu ch× nghÞch (Anti-fuse) '1(Oy?M?A",301M'O 32n(8C3(3??3(H3'(3%\1(Oy?M?A",3 '3(5+3812b01L' 1%P-1(Oy?M7?uX(1325;<~5 :•((X+8('X()13%D.(! ?u(.((+3011(Oy?M01M''n(8C3(% (Oy?M01M''G('C4a%c5+LdT€ '.]C.".(Z1?('(1((="BN"(yy?(3E2'. (d1'-'.((BR Oc(OR (E2'.$Z'3'O H('(%  Ip    (Oy?MC4a'Vr-()13= BImiE(d11(011(Oy?M"J(8(;83:j>1()<% DJ31-('05$3'.(('5 5:31-'($8)"F((d1(#%1?(?3 <()13)3$3;3"J (0'.%:1('.".(Z$Z01<K( .("!8('3(;8('<?u31-8)K( 5X8+B€ppΩ)jppΩE(d11("!8('3(%   (Oy?M01n(8OC3(G('i(1C(8%c5#C4a e51'.8('3(%\($2i(1C(8?A",8('3(I3'. ".(Z2-+"<3'.(d18('3(w3'. $Z%v(X(8'21(Oy?M5X8 (128('5?u31-8)K((d11('.8('3( X883:mpΩ%(Oy?M)3V$€rr (3>)3PRH7% i(1C(81(Oy?M'Vr-()Ipi(d1 0152"J+02(01H('(<?u19( II N"(yy?(3 3'OH( M1'I•(M 1(Oy?M M1'w•(M b) CÊu tróc N"(yy?(3 ?('(3??1M "(M'M( R ("M 3'‚?( a) MÆt c¾t ngang H×nh 1.4 C«ng nghÖ lËp tr×nh cÇu ch× nghÞch PLICE 31-'($8)((d11('.8('3(%D(==?A",8} 1(Oy?M+_?3.(8%\($2Z'(:(5 8(1'.31?(?3()13;(d3"J13 'L'%c(;011(Oy?M'>)3L:(19( ?3.(>)3HPRH%  H×nh 1.5 C«ng nghÖ lËp tr×nh cÇu ch× nghÞch ViaLink c. C«ng nghÖ lËp tr×nh dïng EPROM vµ EEROM "Z301'M132'?C3(% (K?A",3-.aQRP%v(KPRH 1?(?3(:2-aQRP1?(?3T1(92-9M3 Bfloating-gateE-9GBselect-gateE%9M3r(d19 G8$"F011?(329G()5858) K(()+8U3%  Iw oxide Silic vô định hình metal 2 metal 1 điện trở nguồn Nj aQRP1?(?3 t('(M " ƒ3"'(M '31(1M HM'M1M H×nh 1.6 C«ng nghÖ lËp tr×nh EPROM transistor  ë(78'285(=(d1 9M3Bfloating-gateE1?(35;;?1(Rc- 7V9GBselect-gateE%v(1?(?3' V-"J('.(d1T8$2-(=(d'(X 9M3%&(='1?(?3;?1(R%tV 2aQRP1?(?35;5b01-A'% P-aQRP1?(?35;('V„_'.(= (d'(X9M3B(".(?#=?u8=3M'M3 ;Y93+011?(?3E% aQRP1?(?3?A",3M38.(HQP 1(Oy?M1"Z3'8)K(1("!2aQRP1?(?3 ?A",;~863 K•W01'3(O'38% cuBI%oE2-7"!G('~•3"'(M•BM3d- .EK(.(9G01aQRP1?(?328(1?(?31' X(Rc%~ƒ3"'(M•5;'3~('(M•8K(.( W01'3(O'38<863'3(8%c( aQRP 1?(?3.((~•3"'(M•K(.(Z-~('(M•28(- (863'$TK(.(~('(M•28d3aQRP 1?(?3#(8)K(J#(b'3(cD K("!B•(M"OcDE%c(;01'(X($K b'K<%   P-(;01aQRP1?(?3'L5;(' 8    -  .  $  3(%  \  ($2  8  (K  HQP2  aQRP 1?(?38;('1$3% "ZaaQRPB?A",301"1M" P(3DM(MOPDE# aQRP23(YaaQRP 1?(?3K+("(==?3.(aQRP1?(?3( T()B;('E'3(88% I€ [...]... Các ứng dụng của FPGA FPGA là thế hệ sau của IC khả trình nên chúng có thể ứng dụng trong hầu hét các ứng dụng của hiện đang dùng MPGA, PLD và các mạch tích hợp loại nhỏ (SSI) a Các mạch tích hợp là ứng dụng đặc biệt FPGA là thiết bị tổng quát nhất để thực hiện các mạch lôgic số Chúng đặc biệt thích hợp cho các mạch tích hợp chuyên dụng đặc biệt (ASIC) nh bộ cộng, bộ điều khiển lôgic Flip-Flop b Thiết. .. đi sâu nghiên cứu hết tất cả các thành phần của nó mà chỉ nêu một số thành phần chính Kết luận chơng 1 Chơng 1 đã tập trung trình bày về công nghệ FPGA và các mạch phần cứng đợc xây dựng trên công nghệ FPGA Trình bày các giai đoạn phát triển của thiết bị khả trình, các công nghệ lập trình FPGA và các ứng dụng của nó Trong chơng này cũng đi sâu phân tích cấu tạo các phần tử chính của vi mạch FPGA Virtex-II... Virtex-II (User FPGA) và 1 FPGA Spartan-II Trong đó thiết bị Virtex-II dành cho ngời dùng để thiết kế, Spartan-II đã đợc định cấu hình trớc với phần mềm hệ thống cho giao tiếp PCI/USB Phần mềm hệ thống cho giao tiếp PCI/USB và các trình điều khiển mức thấp trừu tợng hoá giao tiếp PCI/USB từ kết quả ngời sử dụng trong một quá trình thiết kế đơn giản Giao tiếp FPGA kết nối trực tiếp với ngời dùng FPGA lớn hơn... thiết kế Kiểu FPGA thích hợp nhất cho ứng dụng này là những FPGA có các chuyển mạch lập trình đợc 1.3 Giới thiệu các loại thiết bị FPGA của hãng XILINX 1.3.1 Các loại thiết bị FPGA trên thị trờng Trong nghành công nghiệp chế tạo IC đang phát triển và phạm vi ngày càng mở rộng, chỉ có một số hãng đi đầu và chiếm đợc thị trờng trong việc cung cấp các sản phẩm FPGA Trong đó phải kể đến ba hãng lớn là:... trong bo mạch phát triển của Virtex-II là XtremeDSP Development Kit-II Có thể nói FPGA là loại thiết bị khả trình tiên tiến nhất hiện nay của nghành công nghệ chế tạo IC chuyên biệt mà ngời ta vẫn gọi là ASIC Chơng 2 xử lý tín hiệu số (dsp) và ứng dụng của DSP trên công nghệ FPGA 38 2.1 Khái quát chung về xử lý tín hiệu số DSP Các bộ xử lý tín hiệu đợc xây dựng xuất phát từ nhu cầu giải quyết các bài toán... còn có các hệ thống để kết nối bo mạch với máy tính, với thiết bị ngoài cũng nh các hệ thống nguồn cho nó nh: 29 - Bộ nguồn ngoài có dải đầu vào rộng (90-240V), nhiều đầu ra: 5V@5A; 12V@2A; -12V@800mA - Cáp tơng thích USB 1.1 - 5 cáp MCX tới BNC để kết nối với ADC/DAC và kết nối với đồng hồ ngoài - 2 jack BNC dùng trong cấu hình lặp hồi tiếp XtremeDSP Development Kit II chứa 3 Xilinx FPGA gồm 2 FPGA. .. Xilinx Đây là vi mạch sử dụng công cụ hiện đại nhất của FPGA, sử dụng công nghệ SRAM, trong đó cấu hình PLIC đợc lu giữ trong bộ nhớ động bên trong, còn việc khởi tạo đợc thực hiện từ vùng nhớ ngoài Các FPGA này của Xilinx có cấu trúc linh hoạt cao và d thừa các Trigger trong tinh thể Hệ Logic đợc thực tế hoá theo phơng thức bảng LUT (Look Up Table), còn các đờng kết nối bên trong đợc thực hiện theo... cập tới tài nguyên kết nối toàn bộ Switch Matrix Switch Matrix DCM Switch Matrix Switch Matrix IOB Switch Matrix Switch Matrix CLB 18Kb BRAM MULT 18ì18 Switch Matrix Hình 1.20 Tài nguyên kết nối 1.4 Bo mạch phát triển XtremeDSP Development Kit II XtremeDSP Development Kit II là bo mạch phát triển của Virtex-II và cung cấp một hệ thống thực để phát triển các ứng dụng cụ thể XtremeDSP Development Kit... thiết kế - Một lỗ cắm bộ dao động điểm cố định trên bo mạch Chú ý rằng không có bộ dao động nào đợc cung cấp và lỗ cắm này cho phép sử dụng các bộ dao động đặc biệt trong các ứng dụng ngời dùng Module BenADDA có thể sử dụng 3 đồng hồ hệ thống cung cấp từ bo mạch mẹ cho ngời dùng FPGA (User FPGA) Đó là CLKA, CLKB, và CLKC Các tín hiệu đồng hồ này đợc tạo ra trên DIME-II bo mạch mẹ và kết nối vào trong. .. trên FPGA Các máy này có một bo mạch chứa các FPGA với các chân nối với các chíp lân cận giống nh thông thờng ý tởng là là một chơng trình phần mềm có thể đợc biên dịch (sử dụng kỹ thuật tổng hợp mức cao, mức lôgic và mức sơ đồ bằng tay) vào ngay phần cứng Phần cứng này sẽ đợc thực hiện bằng cách lập trình bo mạch FPGA Phơng pháp này có hai u điểm chính: một là không cần quá trình lấy lệnh nh các bộ . IpOwp aaQRP v 3 w aQRP wO[ IpOwp 1.2 Các ứng dụng của FPGA ')?10148:$L5;",3 6",01(1"ZP2CD='3( _BHH4E% a. Các mạch tích hợp là ứng dụng đặc biệt '()<9>+;#('(?K%L r(=3=$",r(BH4E- -2-(8(;'('(O'3%%% . 15;19(# ();8/,?#K15'q(()8)%v(;=+3 ",'d5;'% 1.3 Giới thiệu các loại thiết bị FPGA của hãng XILINX 1.3.1 Các loại thiết bị FPGA trên thị trờng 3()341(;( X-2S5-?K*(()<73( +?:@%35:(8;)1*'.']k('(. biệt '()<9>+;#('(?K%L r(=3=$",r(BH4E- -2-(8(;'('(O'3%%% b. Thiết kế mạch ngẫu nhiên P'(F($7#(VC%c)K-01 8J(_(8/8MBC1)E 5;#(V%`(1-YIp)wp C% c. Thay thế các chíp SSI cho mạch ngẫu nhiên ((3?:@(71(= HH4%3(75;1)V;(:"(=3 %