ỦY BAN NHÂN DÂN TP.HCM SỞ KHOA HỌC VÀ CÔNG NGHỆ BÁO CÁO NGHIỆM THU NGHIÊN CỨU VÀ CHẾ TẠO THIẾT BỊ KIỂM TRA TESTCHIP VÀ IC DÙNG CHO ĐÀO TẠO CƠ QUAN QUẢN LÝ CƠ QUAN CHỦ TRÌ (Ký tên/đóng dấu xác nhận) (Ký tên/đóng dấu xác nhận) THÀNH PHỐ HỒ CHÍ MINH THÁNG 6 NĂM 2009 Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn I Báo cáo nghiệm thu TÓM TẮT NỘI DUNG NGHIÊN CỨU Công nghệ chip tại nước ta đang trong giai đoạn phát triển cùng với sự đầu tư của các tập đoàn, công ty ở nước ngoài. Vấn đề lớn hiện nay là nguồn nhân lực có đủ kiến thức và tay nghề để cung cấp cho các công ty này hầu như không có. Việc đào tạo trở nên hết sức cần thiết và cấp bách. Trường Đại Học Công Nghệ Sài Gòn (STU) đang xây dựng chương trình đào tạo ngành công ngh ệ chip. Một khó khăn ở đây là xây dựng phòng thí nghiệm thực hành, bởi lẽ các thiết bị máy móc chuyên dụng quá đắt tiền. Đề tài tập trung nghiên cứu và chế tạo thiết bị kiểm tra testchip và IC, một loại thiết bị quan trọng trong quá trình sản xuất chip, dùng trong công đoạn assembly and test. Thiết bị được thiết kế và thi công tại Việt Nam sẽ có giá thành khá thấp. Sản phẩm của đề tài trước mắt sẽ trang b ị cho phòng thí nghiệm thực hành trong chương trình đào tạo sinh viên ngành công nghệ chip. Mục tiêu xa hơn là có thể cải tiến, nâng cao độ chính xác và độ tin cậy để có thể đáp ứng cho nhu cầu thực tế. Tính năng đạt được của thiết bị: • Là một thiết bị test tự động, hoạt động dưới sự điều khiển của máy tính. • Kiểm tra các thông số của test die trên wafer. • Kiểm tra các thông số kỹ thuật (DC, AC) và tính năng của một số IC thông dụng như EEPROM và các IC số họ 74LS. • Khả năng phát triển tính năng thiết bị trên cơ sở thiết kế thêm các mạch đặc biệt và chương trình test. SUMMARY OF RESEARCH CONTENT Many companies about chip technology have been investing in Viet Nam such as Intel Corporation. The chip technology is just being developing so there is almost no qualified worker to provide for the companies. The training is very necessary and urgent. The Sai Gon Technology University (STU) is preparing to satisfy the need. Unfortunately, it is very difficult to support the chip technology laboratory because all of the related devices are too expensive. The ATE (automatic test equipment) is one of the important devices that are used in assembly and test process. Testing is also a course in training program. The project will research to make the Chip and IC Testing System to support the laboratory. The features of the Chip and IC Testing System are: • This is an ATE with CAD. • To test some parameters of test dice of a wafer. • To test some parameters (such as DC and AC characteristics) and function of some common ICs (such as EEPROM, 74LS family). Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn II Báo cáo nghiệm thu • To be able to develop because of its flexibility. MỤC LỤC Tóm tắt đề tài I Mục lục II Danh sách các chữ viết tắt IV Danh sách hình V Quyết toán kinh phí VII PHẦN MỞ ĐẦU 1 1. Đề tài 1 2. Mục tiêu 1 3. Nội dung 1 3.1. Kiểm tra testchip 1 3.2. Kiểm tra IC 3 4. Sản phẩm của đề tài 4 CHƯƠNG I. TỔNG QUAN 5 1.1. Nghiên cứu trong và ngoài nước 5 1.2. Tính cần thiết của việc nghiên cứu chế tạo 5 1.3. Ý nghĩa khoa học và khả năng áp dụng thực tiễn 6 CHƯƠNG II. NỘI DUNG NGHIÊN CỨU 7 2.1. Các phương pháp testing 7 2.1.1. Continuity test 7 2.1.2. Dòng tiêu thụ I CC 8 2.1.3. Các mức logic ngõ ra V OH / V OL 8 2.1.4. Dòng điện ngõ vào I IH / I IL 9 2.1.5. Dòng điện trên các chân ở trạng thái tổng trở cao I OZH / I OZL 9 2.1.6. Phương pháp đo các đáp ứng thời gian 10 2.1.7. Propagation delay time t PHL - t PLH 11 2.1.8. Setup time t s và hold time t h 11 2.1.9. Propagation delay time t PZH - t PZL - t PHZ - t PLZ 12 2.1.10. Write pulse width t W 12 2.1.11. Tải trong các quá trình AC test 12 2.1.12. Lưu đồ tổng quát 13 Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn III Báo cáo nghiệm thu 2.2. Sơ đồ hệ thống 14 2.3. Thiết kế Chip-ATE 15 2.3.1. Sơ đồ khối chức năng 16 2.3.2. Nguyên lý và các sơ đồ mạch chi tiết 17 2.3.2.1. GND Selector 17 2.3.2.2. Pin Electronic (PE) 19 2.3.2.3. Precision Measurement Unit (PMU) 21 2.3.2.4. Reference Voltage 22 2.3.2.5. Power Supply 27 2.3.2.6. Timing & Controller 29 2.3.2.7. Special tester 32 2.3.3. Firmware 32 2.3.3.1. Lưu đồ chung 35 2.3.3.2. Thủ tục và cấu trúc lệnh 36 2.3.4. PC software 37 2.4. Thiết kế Probe station 41 CHƯƠNG III. KẾT QUẢ VÀ THẢO LUẬN 43 3.1. Tính toán sai số 43 3.1.1. Sai số trong các phép đo các thông số DC dùng PMU 43 3.1.2. Sai số trong các phép đo các thông số AC 44 3.2. Kết quả và thảo luận 44 3.2.1. Continuity test 44 3.2.2. DC test AT28C64A 46 3.2.3. DC test họ 74LS 47 3.2.4. AC test AT28C64A 48 3.2.5. AC test họ 74LS 50 3.2.6. Functional test 52 3.2.7 Wafer test 53 3.3. Các bài thí nghiệm thực hành của sinh viên 57 CHƯƠNG IV. KẾT LUẬN VÀ ĐỀ NGHỊ 59 4.1. Tổng kết 59 4.2. Các hạn chế và khả năng phát triển 59 4.3. Đề nghị 60 PHỤ LỤC 61 Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn IV Báo cáo nghiệm thu TÀI LIỆU THAM KHẢO 63 DANH SÁCH CÁC CHỮ VIẾT TẮT VIẾT TẮT THUẬT NGỮ IC Integrated Circuit DUT Device Under Test PMU Precision Measurement Unit PE PIN Electronic ATE Automatic Test Equipment CAD Computer Added Design ESD Electrostatic Discharge MMC Multi Media Card DC Direct Current AC Alternating Current Z-state High Impedance State OSC Oscillator CPU Central Processing Unit NRZ Non Return to Zero DNRZ Delayed Non Return to Zero RZ Return to Zero RO Return to One ZD Z (high impedance) Drive SBC Surround By Complement UART Universal Asynchronous Receiver Transmitter USART Universal Synchronous Asynchronous Receiver Transmitter EUSART Enhanced USART Tx Transmitter Rx Receiver SPP Streaming Parallel Port MSSP Master Synchronous Serial Port SPI Serial Peripheral Interface I 2 C (IIC) Inter-Integrated Circuit USB Universal Serial Bus HID Human Interface Device VID Vender Identification (ID) PID Produce Identification (ID) Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn V Báo cáo nghiệm thu DANH SÁCH HÌNH SỐ TÊN HÌNH ẢNH TRANG 1 Wafer và dice 2 2 Probe station và Probe card 2 3 Thiết bị kiểm tra testchip và IC 4 4 Bonding 7 5 Continuity test – Static method 7 6 Continuity test – Functional method 8 7 Nguyên lý test V OH , V OL 8 8 Nguyên lý test I IH , I IL 9 9 Xác định thời gian bằng cách dùng bộ đếm 10 10 Xác định t PLH bằng cách điều khiển thời gian lấy mẫu tín hiệu 10 11 Propagation delay time. Setup time and hold time 11 12 Propagation delay time t PZH - t PZL - t PHZ - t PLZ 12 13 CMOS EEPROM 28Cxx Programming Waveforms 13 14 Tải trong các quá trình AC test 13 15 Lưu đồ tổng quát một tiến trình test 14 16 Sơ đồ khối hệ thống test 14 17 Kiến trúc giao tiếp của Chip-ATE 15 18 Sơ đồ khối chức năng của Chip-ATE 16 19 GND Selector schematic 18 20 Mạch xử lý cho một Pin DUT 19 21 PE schematic 20 22 Sơ đồ khối PMU 21 23 Mạch cấp dòng đo áp 21 24 Mạch cấp áp đo dòng 22 25 Sơ đồ khối Reference Voltages 22 26 PMU schematic 23 27 PMU Display schematic 24 28 Reference Voltage schematic 25 29 Reference Voltage Display schematic 26 30 DC Rectifier schematic 27 31 Switching Power Supply schematic 28 Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn VI Báo cáo nghiệm thu 32 Các tín hiệu dùng trong quá trình AC test 29 33 Sơ đồ khối mạch Timing & Controller 30 34 Timing & Controller schematic 31 DANH SÁCH HÌNH (tiếp theo) SỐ TÊN HÌNH ẢNH TRANG 35 Sơ đồ khối Special tester 32 36 AT28C64 Special Tester schematic 33 37 74LS Special Tester schematic 34 38 Lưu đồ hoạt động tổng quát của các mạch chức năng 35 39 Giao diện Testchip and IC Testing System 38 40 Select DUT menu 38 41 Activity menu 39 42 Test Condition Setup window 39 43 Wafer và test die 41 44 Probe card 41 45 Probe station 42 46 Kết quả Continuity test trên AT28C64A 45 47 Kết quả Continuity test trên 74LS00 45 48 Kết quả đo các thông số DC của AT28C64A 46 49 Kết quả đo các thông số DC của 74LS374 47 50 Kết quả đo các thông số DC của 74LS00 48 51 Kết quả đo các thông số AC của AT28C64A 48 52 Nguyên lý đo t OE , t ACC và t CE 49 53 Nguyên lý đo setup time t s 50 54 Kết quả đo các thông số AC của 74LS04 50 55 Kết quả đo các thông số AC của 74LS125 51 56 Kết quả đo các thông số AC của 74LS138 51 57 Kết quả đo các thông số AC của 74LS74 51 58 Kết quả đo các thông số AC của 74LS164 51 59 Kết quả đo các thông số AC của 74LS374 52 60 Kết quả functional test của AT28C64A 52 61 Các thành phần trên test die 53 62 Sơ đồ của các thành phần có thể tiếp xúc và test được của test die 54 63 Schematic của các thành phần được đo trên test die 54 64 Các MOSFET chụp qua kính hiển vi phóng đại 400 lần 54 Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn VII Báo cáo nghiệm thu 65 Cách đo các thông số của MOSFET 55 66 Kết quả test wafer 56 QUYẾT TOÁN KINH PHÍ GIAI ĐOẠN 1 Đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip và IC dùng cho đào tạo Chủ nhiệm: Lê Phước Lâm Cơ quan chủ trì: Trường Đại Học Công Nghệ Sài Gòn Thời gian đăng ký trong hợp đồng: từ tháng 3 năm 2008 đến tháng 6 năm 2009 Tổng kinh phí được duyệt: 350.000.000đ Kinh phí cấp giai đoạn 1: 250.000.000đ theo thông báo số 7/TB-KHCN ngày 30 tháng 1 năm 2008 ĐVT: 1,000đ Trong đó TT Nội dung Kinh phí Ngân sách Nguồn khác I Kinh phí được cấp trong năm 250.000.000 250.000.000 II Kinh phí quyết toán trong năm 250.000.000 250.000.000 1. Công chất xám 9.000.000 9.000.000 2. Công thuê khoán 72.000.000 72.000.000 3. Nguyên, nhiên, vật liệu, dụng cụ, phụ tùng, văn phòng phẩm 130.870.000 130.870.000 4. Thiết bị 24.500.000 24.500.000 5. Xét duyệt, giám định, nghiệm thu 4.500.000 4.500.000 6. Hội nghị, hội thảo 0 0 7. Đánh máy tài liệu 130.000 130.000 8. Giao thông liên lạc 0 0 9. Chi phí điều hành 9.000.000 9.000.000 III Tiết kiệm 5% 0 0 IV Kinh phí chuyển sang năm sau 0 0 Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn VIII Báo cáo nghiệm thu QUYẾT TOÁN KINH PHÍ GIAI ĐOẠN 2 Đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip và IC dùng cho đào tạo Chủ nhiệm: Lê Phước Lâm Cơ quan chủ trì: Trường Đại Học Công Nghệ Sài Gòn Thời gian đăng ký trong hợp đồng: từ tháng 3 năm 2008 đến tháng 6 năm 2009 Tổng kinh phí được duyệt: 350.000.000đ Kinh phí cấp giai đoạn 1: 250.000.000đ theo thông báo số 7/TB-KHCN ngày 30 tháng 1 năm 2008 Kinh phí cấp giai đoạn 2: 65.000.000đ theo thông báo số 289/TB-SKHCN ngày 22 tháng 12 năm 2008 ĐVT: 1,000đ Trong đó TT Nội dung Kinh phí Ngân sách Nguồn khác I Kinh phí được cấp trong năm 65.000.000 65.000.000 II Kinh phí quyết toán trong năm 100.000.000 100.000.000 1. Công chất xám 6.000.000 6.000.000 2. Công thuê khoán 48.000.000 48.000.000 3. Nguyên, nhiên, vật liệu, dụng cụ, phụ tùng, văn phòng phẩm 26.159.129 26.159.129 4. Thiết bị 00 5. Xét duyệt, giám định, nghiệm thu 15.250.000 15.250.000 6. Hội nghị, hội thảo 0 0 7. Đánh máy tài liệu 91.000 91.000 8. Giao thông liên lạc 0 0 9. Chi phí điều hành 4.500.000 4.500.000 III Tiết kiệm 5% 0 0 IV Kinh phí chuyển sang năm sau 0 0 Sở Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn 1 Báo cáo nghiệm thu PHẦN MỞ ĐẦU 1. Đề tài Tên đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip và IC dùng cho đào tạo Chủ nhiệm đề tài: Lê Phước Lâm Cơ quan chủ trì: Trường Đại Học Công Nghệ Sài Gòn Thời gian thực hiện: từ tháng 3 năm 2008 đến tháng 6 năm 2009 Kinh phí được duyệt: 350.000.000đ Kinh phí đã cấp: • Đợt 1: 250.000.000đ, theo TB số: 7/TB-KHCN ngày 30/1/2008 • Đợt 2: 65.000.000đ, theo TB số: 289/TB-SKHCN ngày 22/12/2008 2. Mục tiêu Mục tiêu của đề tài là nghiên cứu và chế tạo một thiết bị kiểm tra testchip và IC để kiểm tra (test) một số thông số của testchip trên wafer và một số loại IC (Integrated Circuit) nhằm phục vụ cho công tác đào tạo ngành Công nghệ Vi mạch, một ngành đang trong giai đoạn bước đầu hình thành và phát triển tại Việt Nam. Trước mắt, kết quả của đề tài sẽ ứng dụng cho việc trang bị phòng thí nghiệm thực hành Công ngh ệ chip của trường Đại Học Công Nghệ Sài Gòn (STU), phục vụ cho công tác đào tạo ngành Công nghệ Vi mạch. Ngoài ra còn có thể cung cấp thiết bị cho các trường khác hoặc các doanh nghiệp, nhà máy về Công nghệ Vi mạch sẽ phát triển trong tương lai nếu có nhu cầu. 3. Nội dung Sản phẩm của đề tài là thiết bị gồm hai tính năng chính: • Kiểm tra (đo đạt) một số thông số của testchip (test die) trên wafer. • Kiểm tra các thông số kỹ thuật của một số loại IC. 3.1. Kiểm tra testchip Hình 1 cho thấy hình chụp thực tế của một wafer (1a) và một die trên wafer (1b). Trong quá trình sản xuất wafer (thi công các die trên wafer), các test die được tiến hành đồng thời với real die nên các thông số của các thành phần (component) trên test die cũng là thông số củ a các thành phần trên real die. Để kiểm tra các thông số có đạt chỉ tiêu hay không, người ta kiểm tra các thành phần trên test die. Đó là một trong các công đoạn test wafer. Để có thể test các test die trên wafer, cần một probe card (hình 2b) để tạo tiếp xúc điện đến các bonding pad (hình 1b) và một probe station (hình 2a) để cố định wafer và probe card, đồng thời tinh chỉnh cho đúng vị trí. Probe card được kết nối đến thiết bị test. [...]... thng test cú kh nng test nhiu loi DUT (wafer v cỏc IC) khỏc nhau Cỏc IC u c cm trờn mt IC connect box chung nờn cn mch GND Selector thc hin vic cp ngun tng ng cho tng loi DUT S mch chi tit ca GND Selector c cho trờn hỡnh 19 (trang 18) Nguyờn lý hot ng: vi iu khin ca GND Selector nhn lnh t mch Timing & Controller v thc hin vic úng relay cp VCC v GND cho DUT V phng thc truyn tin, cú th chn mt trong hai... 2.3.2.5 i Hc Cụng Ngh Si Gũn Power Supply Thit b test cn cỏc ngun cung cp sau: +12V/2A: cung cp cho cỏc PMU, cỏc OPAMP -12V/2A: cung cp cho cỏc PMU, cỏc OPAMP +5V/5A: cung cp cho cỏc TTL IC, ECL IC -5V/5A: cung cp cho cỏc ECL IC -2V/2A: dựng phõn cc ngừ ra cỏc ECL IC +1.2V/1A: dựng phõn cc ngừ ra cỏc LVPECL IC Do l thit b o t nờn cn cỏc ngun cung cp chớnh xỏc cao ti dựng ngun n ỏp xung (switching... 2.1.2 Dũng tiờu th ICC Test ICC cng c thc hin bng PMU Tin trỡnh nh sau: Cp ỏp bng giỏ tr ln nht ca in ỏp cung cp VCC,max p t ch cho DUT o dũng ICC qua DUT Thụng thng IC cú dũng tiờu th khỏc nhau tng ng vi cỏc ch hot ng khỏc nhau Vớ d: IC ch standby; active; dũng tiờu th cng cú th thay i khi cỏc ngừ ra thay i mc logic mc dự khụng cú ti ngừ ra Ch hot ng c ỏp t trong tin trỡnh o ICC tựy thuc c tớnh... khi trờn bus cú mc logic 1 l IOZH, v khi trờn bus cú mc logic 0 l IOZL Nguyờn lý o IOZH, IOZL cng ging nh nguyờn lý o IIH, IIL: p t in ỏp cung cp ln nht VCC,max Thit lp iu kin test sao cho ngừ ra ca IC trng thỏi tng tr cao p t cỏc mc logic 1 v 0 lờn ngừ ra cn o ca IC Giỏ tr in ỏp ca cỏc mc logic theo khuyn ngh ca nh sn xut Ch 10ms, o dũng in i vo v ra trờn chõn c test ca IC 9 Bỏo cỏo nghim thu... testing, cụng vic chớnh ca ti l nghiờn cu v ch to mt thit b kim tra cỏc thụng s ca testchip v IC Vi mc tiờu ban u l dựng cho o to, thit b s l mt cụng c hu ớch h tr cho vic thớ nghim thc hnh trong cụng tỏc o to Nghiờn cu da trờn cỏc ti liu ch dn c bn v vn kim tra testchip v IC, cựng vi s c vn trờn c s kinh nghim lm vic lõu nm trong ngnh ca cỏc giỏo s Hoa K Cỏc ti liu ch yu t website: www.softtest.com Ti... Vi mch, lm tin cho cỏc nghiờn cu sõu hn Thit b cú giỏ thnh thp v phc v tt cho cụng tỏc o to mt ngnh cụng ngh cao ang phỏt trin ti Vit Nam Trờn c s nguyờn lý ca thit b kim tra testchip v IC ca ti, vic phỏt trin v thc thi cỏc h thng test cho cỏc IC chc nng mi s d dng v nhanh hn, hn na hon ton cú kh nng cung cp thit b tiờu chun cho cỏc doanh nghip, cụng ty s phỏt trin trong tng lai v lnh vc ny 6 Bỏo... kim tra d liu va ghi Lp li cỏc bc trờn xỏc nh tW 2.1.11.Ti trong cỏc quỏ trỡnh AC test Cỏc thụng s ca IC c cho vi iu kin hot ng thc t, cú ngha l phi cú ti cho cỏc ngừ ra thay th cho cỏc ti thc t, thụng thng trong test lab ngi ta dựng ti nh trỡnh by trờn hỡnh 14 RL1, RL2: ti tng ng cho logic 0, logic 1 Giỏ tr tựy thuc DUT CL: in dung ti Thụng thng CL chớnh l in dung ngừ vo ca mch test (ATE) Giỏ tr... n-well, p-well, poly-silicon dn in ca chui cỏc contact, cỏc kt ni xuyờn lp in ỏp ngng (threshold voltage) ca cỏc loi transistor: MOSFET kờnh p, kờnh n dn in ca kờnh dn cỏc MOSFET kờnh p, kờnh n 2 Bỏo cỏo nghim thu S Khoa Hc V Cụng Ngh i Hc Cụng Ngh Si Gũn 3.2 Kim tra IC Sau khi hon thnh cỏc die trờn wafer, wafer c Foundry chuyn cho nh mỏy Assembly and Test Sau khi hon tt IC thnh phm, ngi ta thc... Tựy theo lnh vc ng dng ca IC (dựng trong quõn i, y t, hng khụng, dõn dng), mc nghiờm ngt ca cụng on ny c quyt nh Trong cụng on final test, 100% IC phi c test trc khi a vo s dng ti s thc hin mt vi quỏ trỡnh trong cụng on final test ny Theo mc tiờu ó ra, ti thc hin vic test mt s thụng s quan trng ca mt s loi IC, c th nh sau: Cỏc loi IC c test: Memory: EEPROM AT28C64A IC s h 74LS: Gate: 74LS00,... wafer v probe card, thc hin vic tip xỳc cỏc probe needle (trờn probe card) vi cỏc bonding pad (trờn die ca wafer) IC connect box: l hp dựng kt ni cỏc IC c test n ATE Computer: mỏy tớnh chy chng trỡnh ng dng Chip_ATE (Testchip and IC Testing System) giao tip vi ngi s dng v iu khin ton b cỏc quỏ trỡnh test ATE giao tip vi computer qua cng USB ATE kt ni n probe card v IC connect box bng bus 34-wire, . là nghiên cứu và chế tạo một thiết bị kiểm tra testchip và IC để kiểm tra (test) một số thông số của testchip trên wafer và một số loại IC (Integrated Circuit) nhằm phục vụ cho công tác đào tạo. tài là nghiên cứu và chế tạo một thiết bị kiểm tra các thông số của testchip và IC. Với mục tiêu ban đầu là dùng cho đào tạo, thiết bị sẽ là một công cụ hữu ích để hổ trợ cho việc thí nghiệm. Khoa Học Và Công Nghệ Đại Học Công Nghệ Sài Gòn VIII Báo cáo nghiệm thu QUYẾT TOÁN KINH PHÍ GIAI ĐOẠN 2 Đề tài: Nghiên cứu và chế tạo thiết bị kiểm tra Testchip và IC dùng cho đào tạo Chủ