nghiên cứu phần cứng dsp56002 - ứng dụng thiết kế bộ lọc số - lọc số thông một dải

70 383 0
  • Loading ...
    Loading ...
    Loading ...

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Tài liệu liên quan

Thông tin tài liệu

Ngày đăng: 15/01/2015, 16:47

Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Phần I: Nghiên cứu phần cứng bộ vi xử lý tín hiệu số DSP56002. Chương 1: Giới thiệu chung Các bé vi xử lý tín hiệu số được phát sinh từ năm 1982 với những hàm đặc biệt để xử lý nhanh các tín hiệu, nó được ứng dụng trong rất nhiều lĩnh vực như trong viễn thông, trong đo lường điều khiển, trong quân sự, trong xử lý ảnh, xử lý âm DSP56002 là một trong những bộ vi xử lý tín hiệu số nói trên, nó thuộc họ DSP56K của hãng MOTOROLA. DSP56002 là bộ vi xử lý tín hiệu số 24 bits với các đặc điểm sau: • Có 512 ô nhớ RAM chương trình. • Có hai bộ nhớ RAM dữ liệu X-memory và Y-memory (ô nhớ có địa chỉ thấp), mỗi bộ nhớ có dung lượng là 256 ô nhớ. • Có hai bộ nhớ ROM dữ liệu X-memory và Y-memory (ô nhớ có địa chỉ cao), mỗi bộ nhớ có dung lượng là 256 ô nhớ. • Có BUS địa chỉ 16 bits và BUS dữ liệu 24 bits cho phép thông qua đó để mở rộng bộ nhớ (PORT A). • Cổng truyền tin chủ HI (PORTB). • Cổng truyền tin nối tiếp đồng bộ (SPI) và không đồng bộ (SCI) (PORTC). • 25 chân vào ra đa năng. • Có bé Timer và bộ đếm sự kiện 24bit. • Các bộ điều khiển Reset và Interrupt. MCU của nó gồm: • Khối logic số học ALU. • Khối địa chỉ AGU. • Khối điều khiển chương trình CPU. DSP56002 thực hiện xử lý nhanh các tín hiệu trong thời gian thực, các khối xử lý của nó thực hiện các phép toán cộng, trừ , nhân, nhân có nhớ đặc biệt nó có bộ nhân cộng logic (hay còn gọi là bộ cộng dồn) MAC để thực hiện phép tính nhân chập là phép toán rất quan trọng trong lĩnh vực xử lý tín hiệu số. Các khối xử lý logic số học, khối địa chỉ và khối điều khiển chương trình hoạt động độc lập với nhau, tuy nhiên chúng có thể giao diện với nhau và giao diện với các bộ nhớ thông qua các BUS địa chỉ và BUS số liệu. Trên DSP56002 có chứa : 4 BUS dữ liệu 24 bits là XDB, YDB, PDB và GDB; 3 BUS địa chỉ 16 bits là XAB,YAB và PAB. Giao diện chủ HI cho phép ta kết nối DSP này với các DSP khác hoặc các bộ vi xử lý hay vi điều khiển chuyên dụng. Trong khi đó các chân ở cổng C đóng vai trò là các cổng truyền tin cho phép ta kết nối DSP56002 với các thiết bị ngoài như : Các bộ ADC, DAC, các bộ CODEC SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 1 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải ĐÓ hiểu rõ hơn ta có thể xem cấu trúc của nó ở hình 1. Cấu trúc của DSP56002 được mô tả như sau: Hình 1: Sơ đồ khối của DSP56002. Cấu trúc này được tích hợp trên một chip và đưa ra 132 chân, các chân đưa ra được sắp xếp theo từng khối , từng nhóm chức năng riêng biệt. Sau đây ta sẽ lần lượt đi nghiên cứu cụ thể từng khối, từng bộ phận của bộ vi xử lý tín hiệu số này. Chương II: PORT A I. Giới thiệu chung về PORT A: SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 2 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải PORT A là cổng cho phép ta có thể dễ dàng mở rộng bộ nhớ (giao diện với bộ nhớ), PORT A bao gồm 50 chân được chia làm 3 nhóm, mỗi nhóm ứng với một chức năng khác nhau đó là: • Nhóm chân cho BUS dữ liệu D0 đến D23. • Nhóm chân cho BUS địa chỉ A0 đến A15 . • Nhóm chân cho BUS điều khiển. Cả 50 chân đều ở trạng thái cao trở khi khởi động. • Khối BUS địa chỉ: Gồm 16 chân A0 đến A15, đây là các đầu ra 3 trạng thái, nó sẽ không thay đổi khi bộ nhớ chương trình ngoài chưa được truy nhập. Nhóm chân này cho phép ta truy nhập đến 64K byte vùng nhớ của bộ nhớ ngoài X- memory , Y-memory và P-memory. • Khối BUS dữ liệu D0 đến D23, là các chân 3 trạng thái, 2 chiều. Nhóm chân này cho phép truyền dữ liệu giữa các bộ nhớ ngoài và các khối xử lý bên trong. • /PS; /DS; X//Y: Cả 3 chân này đều là đầu ra, chóng quy định xem bộ xử lý có làm việc với bộ nhớ ngoài hay không, nếu có thì bộ nhớ nào được lựa chọn. Việc chọn bộ nhớ ngoài được mô tả như bảng dưới đây: /PS /DS X//Y Bộ nhớ ngoài được chọn 1 1 1 Không chọn 1 0 1 Chọn bé nhớ X 1 0 0 Chọn bé nhớ Y 0 1 1 Chọn bé nhớ chương trình ngoài • Bus điều khiển : gồm 7 chân. - /RD là một đầu ra cho phép bộ vi điều khiển đọc dữ liệu từ bộ nhớ ngoài lên BUS dữ liệu. - /WR cũng là một đầu ra dùng cho chức năng viết. - /BN (BUS needed) là một đầu ra, hoạt động ở mức thấp mỗi khi DSP yêu cầu bộ nhớ ngoài . - /BR (BUS Request) là một đầu vào hoạt động ở mức thấp mỗi khi có sự trao đổi dữ liệu giữa DSP56002 với thiết bị ngoài. - /BG (BUS Grant) là một đầu ra. - /BS (BUS strobe) là một đầu ra hoạt động ở mức thấp mỗi khi DSP có yều cầu giao diện với thiết bị ngoại vi. Chân này thường được sử dụng cùng chân /WT để tạo nên trạng thái đợi cho BUS dữ liệu khi không xử lý kịp. - /BW (BUS wait) tạo trạng thái đợi cho BUS dữ liệu khi DSP không xử lý kịp. II. Giao diện PORT A: DSP56002 có thể truy nhập tới một hay nhiều bộ nhớ : X-memory , Y-memory và P-memory, nếu chỉ truy nhập đến các bộ nhớ trong thông qua các BUS dữ liệu và SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 3 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải BUS địa chỉ trong thì việc truy nhập đó chỉ thực hiện trong mét chu kỳ lệnh, ngoài ra DSP56002 còn có thể truy nhập tới cácbộ nhớ bên ngoài thông qua PORT A, nhưng việc truy nhập bộ nhớ ngoài thông qua PORT A sẽ phải thực hiện trong hai chu kỳ lệnh. Khi sử dụng PORT A để mở rộng bộ nhớ thì ta phải chia ra làm ba nhóm chính: Nhóm BUS dữ liệu 24 bits, nhóm BUS địa chỉ 16 bits và nhóm BUS điều khiển gồm các chân điều khiển vào ra. Khi làm việc với bộ nhớ ngoài thì chân /PS của DSP56002 sẽ được nối tới chân /CS của bộ nhớ ngoài như hình 2: Hình 2: Kết nối DSP56002 với bộ nhớ ngoài thông qua PORT A. Còn các bộ nhớ trong gồm X-memory, Y-memory và P-memory sẽ được chọn nhờ các chân /RD, /WR, X//Y và /DS (Hình 3): Cụ thể nó được xác định như sau: /PS /DS /X//Y Bộ nhớ được lựa chọn 1 1 1 Không hoạt động 1 0 1 X-memory 1 0 0 Y-memory 0 1 1 P-memory 0 1 0 Không định nghĩa SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 4 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải 0 0 X Không định nghĩa 1 1 0 Không định nghĩa Hình 3: Sơ đồ lựa chọn các bộ nhớ bên trong. III. Thanh ghi điều khiển BUS (BCR): Thanh ghi điều khiển BUS (BCR) xác định thời gian hoạt động của BUS bằng cách điều khiển thời gian của tín hiệu trên các chân /RD, /WR và trên các chân đưa dữ liệu ra. Thanh ghi này có địa chỉ thuộc ô nhớ $FFFE. BCR là một thanh ghi 16 bit, mỗi bộ nhớ được trỏ bởi 4 bit (hình 4), các thiết bị ngoại vi khi được truy nhập nó sẽ có vùng nhớ từ $FFC0 đến $FFFF. Ta có thể lập trình để chẽn vào 15 trạng thái đợi cho mỗi qua trình truy nhập bộ nhí. IV. BUS strobe và trễ ở các chân: Quá trình hoạt động trên cổng A (khi truyền đồng bộ) có thể chèn thêm vào các trạng thái trễ để có thể xử lý tín hiệu kịp thời (Nhằm không bị mất dữ liệu khi bé vi xử lý không xử lý kịp) bằng cách sử dụng hai chân /BS và /WT. SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 5 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Khi đó ta có thể dùng thêm một BUS gọi là “BUS trọng tài” để “phân xử” công bằng đối với các sự truy nhập lên BUS. “BUS trọng tài” sẽ quyết định BUS nào hay thiết bị ngoại vi nào được truy nhập trong một thời điểm nhất định. Trong quá trình “phân xử” đó “BUS trọng tài” phải xử dụng đến các chân /BN, /BR, /BG, /BS, và chân /WT. Qua sự phân tích trên ta thấy : Cổng A là một cổng vô cùng quan trọng trong việc xử lý, điều khiển và đặc biệt là cực kỳ cần thiết cho việc mở rộng bộ nhớ cho bộ xử lý tín hiệu số DSP56002 . Mọi hoạt động của MCU, mọi sự kết hợp với bộ nhớ ngoài cũng như việc kết hợp với thiết bị ngoài đều phải thông qua cổng A để thu/phát và điều khiển . SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 6 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Hình 4: Mô tả thanh ghi BCR và các vùng nhớ. Chương 3: PORT B PORT B là một cổng vào ra hai chiều, nó được sử dụng như là 15 chân vào ra vạn năng (GPIO: general-purpose I/O). Tuỳ theo cấu hình nó sẽ là vào hay ra và được sử dụng để điều khiển thiết bị . PORT B có 8 bits hai chièu ở giao diện chủ HI (Host interface) nơi cho phép ta kết nối DSP56002 với các DSP hoặc các bộ vi điều khiển hay vi xử lý khác. Cấu trúc của nó là phần đậm ở sơ đồ hình 5 Hình 5: Giao diện PORT B. I. Vào ra vạn năng (GPIO): SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 7 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Khi PORT B là một cổng vào ra vạn năng thì nó hoạt động với 3 thanh ghi gồm : thanh ghi điều khiển PORT B (PBC),thanh ghi định chiều dữ liệu PORT B (PBDDR) và thanh ghi dữ liệu PORT B (PBC) (Hình 6). Thanh ghi PBC đặt tại X:$FFE0. Thanh ghi PBDDR đặt tại X:$FFE2. Thanh ghi PBD đặt tại X:$FFE4. Khi Reset thì PBC và PBDDR đều bị xoá, mà khi thanh ghi định chiều dữ liệu bị xoá thì cả 15 chân của PORT B mặc định là các lối vào. Hình 6: Các thanh ghi điều khiển PORT B. Việc lựa chọn PORT B hoạt động ở chế độ GPIO hay HI là do thanh ghi điều khiển PORT B (PBC) quy định (Hình 6). Còn việc xác định xem PORT B là cổng vào hay ra thì được xác định bởi thanh ghi PBDDR (Hình 6). PORT B sẽ là các đầu vào nếu các bits của thanh ghi PBDDR được xoá về 0, ngược lại nó sẽ là các đầu ra khi các bits của thanh ghi PBDDR được đặt là 1. SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 8 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải 1. Lập trình trong chế độ GPIO: Để truyền dữ liệu giữa PORT B và các thanh ghi hay các vùng nhớ ta dùng lệnh MOVE và MOVEP. Ta có thể dùng lênh MOVE để đưa số liệu vào các ô nhớ là địa chỉ của các thanh ghi điều khiển PORT B để thiết lập chế độ cho PORT B là vào hay ra, là GPIO hay HI. Sau đó dùng lệnh MOVEP để di chuyển dữ liệu cổng với các thanh ghi hay với các vùng nhớ. Chẳng hạn ta muốn thiết lập cho PORT B hoạt động trong chế độ GPIO với các chân PB0 đến PB7 là các đầu vào, các chân PB8 đến PB14 là các đầu ra thì ta phải thực hiênh như sau: MOVE #$0,X:$FFE0 MOVE #$7F00,X:$FFE2 Câu lệnh thứ nhất thực hiện xoá các bits BC1 và BC0 trong thanh ghi PBC để thiết lập PORT B hoạt động trong chế độ GPIO. Câu lệnh thứ hai ghi vào thanh ghi PBDDR con sè 7F00 để chọn PB0 đến PB7 là các đầu vào, còn PB8 đến PB14 là các đầu ra. 2. Timming: Khi dữ liệu được viết tới PORT B đồng thời tới bộ xử lý trung tâm CPU thì nó phải mất thời gian là một chu kỳ lệnh. Chẳng hạn lệnh: MOVE DATA15,X:PORT B DATA24,Y:EXTERN Lệnh thứ nhất viết 15 bits dữ liệu tới thanh ghi PORT B, nhưng các đầu ra là không thay đổi trừ khi chu kỳ lệnh được thực hiện. Lệnh thứ hai viết 24 bits dữ liệu tới bộ nhớ ngoài Y-memory, nó làm xuất hiện ở PORT A trong xung nhịp T2 và T3 của chu kỳ lệnh. II. Chế độ HI (Host interface): Chế độ HI có các đặc điểm sau: • Cổng song song cái mà được kết nối trực tiếp với BUS dữ liệu của bộ vi xử lý hay bé DSP khác. • Có hai nhóm thanh ghi : mét cho bộ xử lý chủ và một cho CPU của DSP. • CPU của DSP nhìn giao diện chủ như một ngoại vi chiếm dữ 3 từ (24 bits) trong không gian của bộ nhớ. • Các thanh ghi truyền và nhận số liệu được đệm kép để cho phép DSP và bộ xử lý chủ truyền số liệu một cách có hiệu quả với tốc độ cao. • Tốc độ đạt được là 3,3 triệu byte/s ở tần số làm việc 40 (MHz). • Có 15 chân: ♦ H0 đến H7: BUS dữ liệu chủ. ♦ HA0 đến HA2: Chọn địa chỉ chủ. ♦ HR//W : Điều khiển đọc viết. ♦ /HEN: Host cho phép truyền. ♦ /HRED: Host yêu cầu. ♦ /HACK: Chân báo nhận. SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 9 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải • Giao diện giữa DSP và Host: Được thể hiện trên sơ đồ hình 8. Việc truyền dữ liệu trong chế độ HI được thực hiện là 8 bits, 16 bits hoặc 24 bits, có các kiểu truyền sau: ♦ Truyền dữ liệu từ DSP tới Host. ♦ Truyền dữ liệu từ Host tới DSP. ♦ Truyền dữ liệu từ Host của DSP này tới Host của DSP khác. Sơ đồ hình 7 cũng mô tả các thanh ghi trong chế độ HI. Bên trái của sơ đồ là các thanh ghi chạy dọc xuống, còn bên phải là giao diện trong chế độ này. 1. Giao diện Host với CPU của DSP: DSP CPU nhìn HI như một vùng nhớ ánh xạ ngoài chiếm 24 bits trongvùng nhớ dữ liệu. SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 10 [...]... UNASSEMBLE và cửa sổ số liệu (DATA) SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 35 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Phần II: Lọc số thông một dải và chương trình Demo lọc số trễ 10s giữa hai lần lấy mẫu liên tiếp Chương I: Tổng quan về lọc số Từ lâu các phương pháp xử lý tín hiệu số đã được nghiên cứu và thực hiện trên... dụng thiết kế bộ lọc số - Lọc số thông một dải tích luỹ MPY thì đơn vị MAC sẽ xoá thanh ghi tích luỹ và sau đó cộng thanh ghi tích luỹ đó với kết quả của phép nhân mà nó thực hiện Cấu trúc của đơn vị MAC như hình 11 Hình 10: Cấu trúc bộ ALU của DSP56002 SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 29 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông. .. DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải nhất của bộ nhớ X-memory ($FFC0 đến $FFFF), 16 bits địa chỉ cho bộ nhớ Xmemory được nhận từ BUS XAB và 24 bits số liệu được truyền trên BUS XDB tới bộ Logic số học ALU Ta cũng có thể mở rộng bộ nhớ X-memory lên đến 64K 3 Bộ nhí số liệu Y-memory: Bộ nhớ số liệu Y-memory bao gồm một bộ nhớ RAM chiếm giữ 256 ô nhớ địa chỉ thấp (0 đến 255), một bộ. .. : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 34 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Phần mềm EVM là một phần mềm giúp người lập trình vừa chạy vừa soát lỗi khi sử dụng ngôn ngữ Assembler của DSP56002 Muốn chạy mô phỏng trên phần mềm này thì người lập trình phải nạp chương trình Assembler đã viết lên Card DSP56002EVM để chạy... On-deman và Network 1 Các chân số liệu và các chân điều khiển: Chế độ SSI có 6 chân vào ra và được chia làm 2 nhóm mỗi nhóm 3 chân Nhóm chân thứ nhất gồm: chân được sử dụng cho việc truyền số liệu là STD, chân được SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 21 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải sử dụng cho việc thu số. .. đó Nếu có một từ số liệu tiếp theo ngay sau từ số liệu vừa truyền thì sẽ không có trạng thái tổng trở cao của STD • Chân nhận số liệu nối tiếp SRD: SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 22 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải 2 SRD nhận số liệu nối tiếp và truyền số liệu đó tới thanh ghi dịch nhận số liệu SRD có thể.. .Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Việc truyền và nhận dữ liệu thông qua bộ đệm hai chiều cho phép DSP và Host truyền dữ liệu với tốc độ và hiệu quả cao Lệnh MOVEP cho phép truyền dữ liệu từ Host tới bộ nhớ và từ bộ nhớ tới Host mà không cần thông qua các thanh ghi trung gian Khi Reset bằng cả phần mềm lẫn phần cứng thì chế độ HI đều... 14 (WLo và WL1): được dùng để lựa chọn độ dài của một từ là 8, 12, 16 hay 24 bits/từ WL1 WL0 Số bits/từ 0 0 8 0 1 12 1 0 16 1 1 24 Bit 15 (PSR): dùng để điều khiển một bộ chia tần số 0: chia cho 1 SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 23 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải 1: chia cho 8 b Thanh ghi điều khiển B (CRB):... viết Khi cần truyền số liệu thì người lập trình viết số liệu vào trong thanh ghi này sau đó số liệu tự động được nạp vào thanh ghi sịch truyền DSP bị ngắt bất cứ khi nào thanh ghi TX trống rỗng nếu như ngắt tương ứng được cho phép SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 25 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Chương 4: Bé... không xuất hiện được nạp vào bộ đếm cho đến khi bé Timer được phép hoạt động SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 26 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Hình 9: Sơ đồ khối của bộ Timer/Counter của DSP56002 2 Thanh ghi điều khiển trạng thái TCSR của Timer : Thanh ghi này dùng để điều khiển bộ Timer đồng thời ghi lại . Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Phần I: Nghiên cứu phần cứng bộ vi xử lý tín hiệu số DSP56002. Chương 1: Giới thiệu. P-memory 0 1 0 Không định nghĩa SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 4 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải 0. sử dụng hai chân /BS và /WT. SV : Nguyễn Xuân Thành - Đo lường Tin Học Công Nghiệp 1 - K42 - ĐHBK Hà Nội 5 Nghiên cứu phần cứng DSP56002 - Ứng dụng thiết kế bộ lọc số - Lọc số thông một dải Khi
- Xem thêm -

Xem thêm: nghiên cứu phần cứng dsp56002 - ứng dụng thiết kế bộ lọc số - lọc số thông một dải, nghiên cứu phần cứng dsp56002 - ứng dụng thiết kế bộ lọc số - lọc số thông một dải, nghiên cứu phần cứng dsp56002 - ứng dụng thiết kế bộ lọc số - lọc số thông một dải, Cấu trúc này được tích hợp trên một chip và đưa ra 132 chân, các chân đưa ra được sắp xếp theo từng khối , từng nhóm chức năng riêng biệt.