 TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI TRẦN THANH BẢO MẬT BITSTREAM FPGA LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ HÀ NỘI – 2014  TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI TRẦN THANH BẢO MẬT BITSTREAM FPGA  : 62520203 LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ   PGS. TS.    HÀ NỘI - 2014 LỜI CAM ĐOAN ng các kt qu khoa hc trình bày trong lun án này là thành qu nghiên cu ca bn thân tôi trong sut thi gian làm nghiên cng xut hin trong công b ca các tác gi khác. Các kt qu c là chính xác và trung thc. Tác gi lun án Trn Thanh LỜI CẢM ƠN c ht, tôi xin bày t li cn PGS. TS. Phm Ngc Nam và TS. Nguyng  trc tip ng dn khoa hc và h tr v mi m tôi có th hoàn thành bn lun án này sau bn u. T lòng bin Vin t-Vin thông và Vii hi hc Bách Khoa Hà Nmng hc tp và nghiên cu bao gm các  d liu, n nghiên cc hin i và tin nghi. Xin ccác thành viên trong lab ESRC (Embedded System and Reconfigurable Computing Laboration)n T Quang Bu giúp tôi xây dng h thng th nghim cho lun án này. t c anh ch em nghiên cu sinh thuc Vin t-Vin thông  s các kinh nghim quý báu trong hc tp, nghiên c. Cùng t khó tng c hoàn thành  tài nghiên cu ca mình. Cui cùng, tôi dành nhng li  m, các anh ch c bit là v và các con. S  và s hi sinh, nhn ni ca h ng lc mnh m t qua m hoàn thành lun án này. Xin chân thành c Hà Nội, ngày 21 tháng 10 năm 2014 Tác gi lun án Trn Thanh i MỤC LỤC Lời cam đoan Lời cám ơn MỤC LỤC i Danh mục các từ viết tắt v Danh mục các thuật ngữ viii Danh mục các hình ix Danh mục các bảng x MỞ ĐẦU 1 Xu hướng phát triển và các ứng dụng rộng rãi của công nghệ FPGA. 1 Nguy cơ đe dọa bảo mật và tính cấp thiết bảo mật thiết kế hệ thống dựa trên FPGA 2 Tình hình nghiên cứu bảo mật trên thế giới và mục tiêu nghiên cứu của luận án 4 Tổ chức nội dung của luận án 6 CHƯƠNG 1 8 LÝ THUYẾT VỀ BẢO MẬT, FPGA VÀ HỆ THỐNG NHÚNG 8 1.1 Bảo mật 8 1.1.1. Các khái niệm và thuật ngữ 8 1.1.2. Các tiêu chí đặc trưng của một hệ thống mã mật 10 1.1.3. Các thuật toán mã mật 10 1.1.3.1. Phân loại thuật toán mã mật 10 1.1.3.2. Độ an toàn của các thuật toán mã mật 12 1.1.3.3. Thuật toán mã hóa khóa bí mật AES 14 1.1.3.4. Thuật toán mã hóa khóa công khai RSA 16 1.1.3.5. Hàm băm bảo mật SHA 19 1.1.3.6. Sự kết hợp ba thuật toán trong bảo mật hệ thống 23 1.2. FPGA 25 1.2.1. Giới thiệu 25 1.2.2. Các lĩnh vực ứng dụng của FPGA 26 1.2.3. Công nghệ lập trình FPGA 26 1.2.3.1. Công nghệ lập trình dựa trên SRAM 26 1.2.3.2. Công nghệ lập trình dựa trên flash 28 1.2.3.3. Công nghệ lập trình dựa trên antifuse 28 1.2.4. Thiết kế và bảo mật hệ thống dựa trên SRAM-based FPGA 30 1.2.4.1. Quy trình thiết kế 30 ii 1.2.4.2. Dữ liệu thiết kế và bảo mật thiết kế 31 1.3. Hệ thống nhúng 32 1.3.1. Giới thiệu 32 1.3.2. Các lĩnh vực ứng dụng của hệ thống nhúng 34 1.3.3. Các thách thức và bảo mật trong hệ thống nhúng 34 1.4. Kết luận chương 35 CHƯƠNG 2 37 FRAMEWORK VÀ GIAO THỨC CẬP NHẬT AN TOÀN TỪ XA 37 2.1 Xây dựng và mô tả cấu trúc của Framework 37 2.1.1. Các thành phần phía nhà cung cấp dịch vụ 38 2.1.2. Các thành phần phía người dùng 40 2.1.3. Truyền thông giữa hệ thống người dùng và nhà cung cấp dịch vụ 41 2.2 Giao thức cập nhập 42 2.2.1. Các giả định 43 2.2.2. Giao thức cập nhật từ xa an toàn 43 2.2.2.1. Thuật toán 1 - Thuật toán bên phía người dùng FPGA 44 2.2.2.2. Thuật toán 2 - Thuật toán bên phía máy chủ của nhà cung cấp 46 2.2.3. Phân tích bảo mật 47 2.2.3.1. Tính bí mật và tính xác thực 47 2.2.3.2. Giá trị của các tham số 48 2.2.3.3. Điểm mới của giao thức 49 2.3 Giao thức trao đổi khóa 50 2.3.1. Giao thức trao đổi khóa qua trung tâm xác thực 51 2.3.1.1. Thuật toán 3 - Thuật toán bên phía nhà thiết kế hệ thống 51 2.3.1.2. Thuật toán 4 – Thuật toán bên phía nhà cung cấp IP 52 2.3.1.3. Thuật toán 5 – Thuật toán bên phía trung tâm xác thực 52 2.3.2. Giao thức trao đổi khóa qua không qua trung tâm xác thực 53 2.3.2.1. Thuật toán 6: Thuật toán bên phía nhà tích hợp hệ thống 53 2.3.2.2. Thuật toán 7: Thuật toán bên phía nhà cung cấp IP 53 2.3.2.3. Thuật toán 8: Thuật toán bên phía nhà cung cấp dịch vụ 54 2.3.2.4. Thuật toán 9: Thuật toán bên phía người dùng 54 2.3.3. Phân tích bảo mật 54 2.4 Đánh giá và so sánh với các nghiên cứu liên quan 55 2.5 Kết luận chương 56 CHƯƠNG 3 57 NÂNG CAO HIỆU NĂNG VÀ TÍNH LINH HOẠT TRONG BẢO MẬT BITSTREAM CỦA HỆ THỐNG CẤU HÌNH LẠI ĐƯỢC TỪNG PHẦN DỰA TRÊN FPGA 57 iii 3.1 Hệ thống cấu hình lại được từng phần 57 3.1.1. Cấu hình lại từng phần động 59 3.1.1.1. Phần động - Dynamic Part 59 3.1.1.2. Phần tĩnh - Static Part 59 3.1.1.3. Macro bus – Bus Macro 60 3.1.1.4. Bộ điều khiển cấu hình – Configuration Controller 60 3.1.2. Các ưu điểm của cấu hình lại từng phần 60 3.2 Tối ưu hóa tài nguyên phần cứng 61 3.2.1. Tối ưu hóa tài nguyên logic 61 3.2.1.1. Thực hiện phần tĩnh 62 3.2.1.2. Thực hiện các phân vùng cấu hình lại được 63 3.2.1.3. Phân tích và đánh giá kết quả 63 3.2.2. Tối ưu vùng nhớ lưu trữ 63 3.2.2.1. Xây dựng thuật toán nén RLE trên máy chủ cập nhật 65 3.2.2.2. Xây dựng thuật toán giải nén RLE trên hệ thống nhúng 66 3.2.2.3. Đánh giá kết quả 66 3.3 Nâng cao hiệu năng của hệ thống 67 3.3.1. Xây dựng hệ thống 68 3.3.1.1. Mô tả hoạt động của hệ thống 68 3.3.1.2. Xây dựng các khối chức năng 69 3.3.2. Thực hiện và đánh giá kết quả 70 3.4 Đánh giá và so sánh với các nghiên cứu liên quan 71 3.5 Kết luận chương 72 CHƯƠNG 4 74 MÔ HÌNH THỬ NGHIỆM HỆ THỐNG CẤU HÌNH LẠI ĐƯỢC TỪNG PHẦN DỰA TRÊN FPGA 74 4.1 Xây dựng hệ thống 74 4.1.1. Cài đặt hệ thống 74 4.1.2. Công cụ thực hiện thiết kế 75 4.1.3. Thiết lập vi xử lý nhúng MicroBlaze và giao thức TCP/IP 78 4.1.4. Xây dựng hệ thống cấu hình lại được từng phần 82 4.2 Kết quả và đánh giá 83 4.2.1. Giải pháp bằng phần mềm 84 4.2.2. Giải mã và xác thực bằng phần cứng 85 4.2.3. Giải pháp kết hợp phần cứng và phần mềm 86 4.3 Kết luận chương 87 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 88 iv Đóng góp khoa học của luận án 88 Hướng phát triển trong thời gian tới 89 CÁC CÔNG TRÌNH KHOA HỌC ĐÃ CÔNG BỐ CỦA LUẬN ÁN 90 TÀI LIỆU THAM KHẢO 92 PHỤ LỤC 99 v Danh mục các từ viết tắt 3DES Triple DES Thc hin DES ba ln AES Advanced Encryption Standard Tiêu chun mã hóa tiên tin AES-CBC AES-Cipher-block chaining Mã hóa AES dng xâu chui AES-GCM AES-Galois/Counter Mode Mã hóa AES dng Galois/Counter AHDL Altera Hardware Description Language Ngôn ng miêu t phn cng ca Altera API Application Programming Interface Giao din lp trình ng dng ASIC Application-Specific Integrated Circuit Vi mch tích hp chuyên dng AXI Advanced eXtensible Interface Giao din m rng tiên tin CF CompactFlash Th nh flash CLB Configurable Logic Block Khi logic có th cu hình c DCM Digital Clock Management Khi qung h DDRAM Double Data Rate Random Access Memory B nh truy cp ngu nhiên  DES Data Encryption Standard Tiêu chun mã hóa d liu DHCP Dynamic Host Configuration Protocol Giao thc ca ch ng DIACAP Department of Defense Information Assurance Certification and Accreditation Process Quy trình kinh và chng nhm bo thông tin ca b quc phòng M DMA Direct Memory Access Khi truy cp b nh trc tip DNS Domain Name Server H thng phân di tên min Internet DSA Digital Signature Algorithm Thut toán ch ký s EDK Embedded Development KIT B công c phát trin nhúng EEPROM Electrically Erasable Programmable Read-Only Memory B nh ch c có th lp trình và xóa bn EPROM Erasable Programmable Read Only Memory B nh ch c có th lp trình và xóa FIFO First In First Out c FIPS Federal Information Processing Standards Tiêu chun x lý thông tin liên bang (M) vi FPGA Field Programable Gate Array Mng các cng có th lp trình ti ch. FSMD Finite State Machine With Datapath Máy trng thái hu hn vi ng d liu GPIO General Purpose Input Output Các giao tip vào ra mc  HDL Hardware Description Language Ngôn ng miêu t phn cng HMAC a keyed-Hash Message Authentication Code Mã xác thc bn tin HTTP Hypertext Transfer Protocol Giao thc truy bn HWICAP Hardware ICAP Cng truy nhp cu hình bên trong bng phn cng IC Integrated Circuit Vi mch tích hp, mch t hp ICAP Internal Configuration Access Port Cng truy nhp cu hình bên trong ICMP Internet Control Message Protocol Giao thc thông u khin Internet IDEA International Data Encryption Algorithm Thut toán mã hóa d liu liên mng IGMP Internet Group Message Protocol Giao thp nhóm Internet IOB Input Output Block Khi vào ra IP Intellectual Property Lõi s hu trí tu ISE Integrated Software Environment ng phn mm tích hp. Là b công c ca Xilinx cung cp cho các nhà phát trin phân tích và tng hp các thit k HDL LUT Logic Look-up Table Bng tra logic LwIP Light weight Internet protocol Giao thc Internet hng nh LZW Lempel - Zip and Welch  MD5 Message-Digest algorithm 5 Thu MIPS Million instructions per second Triu lnh trong mt giây NIST National Institute of Standards and Technology Vin tiêu chun và công ngh quc gia Hoa K OEM Original Equipment Manufacturer Nhà sn xut thit b gc [...]... luận với các điểm đáng chú ý về toàn bộ nội dung, các đóng góp khoa học của luận án cũng như hướng phát triển nghiên cứu trong thời gian tới 7 CHƢƠNG 1 LÝ THUYẾT VỀ BẢO MẬT, FPGA VÀ HỆ THỐNG NHÚNG Giới thiệu: Chương này gồm bốn phần Phần một trình bày lý thuyết tổng quan về bảo mật và các thuật toán bảo mật mà luận án chọn để thực hiện trong đề tài nghiên cứu của mình Các thuật toán bảo mật được trình... được từng phần dựa trên FPGA - đây là nền tảng phần cứng mà luận án chọn để thực hiện bài toán bảo mật của mình Tại cuối mỗi phần, các giải pháp bảo mật liên quan của một số nhà khoa học trên thế giới cũng được nêu ra và phân tích cụ thể Cuối cùng là phần kết luận chương 1.1 Bảo mật 1.1.1 Các khái niệm và thuật ngữ Bảo mật (Security) là quá trình bảo vệ nhằm đảm bảo tính bí mật, tính toàn vẹn và tính... đề bảo mật của các hệ thống dựa trên FPGA có thể chia thành ba dạng chính sau: - - - Hệ thống bảo mật sử dụng FPGA: Ở đây, FPGA được sử dụng như một phần của hệ thống bảo mật Trong đó việc cấu hình lại được của FPGA giúp cải thiện tính linh hoạt của hệ thống Vì vậy, người ta có thể thay đổi các thuật toán bảo mật mới bằng cách cấu hình lại phần cứng để ngăn chặn các cuộc tấn công vào hệ thống Bảo mật. .. xuất FPGA số một thế giới, Xilinx, xuất bản năm 2012 và trong khảo sát về bảo mật thiết kế FPGA dựa trên SRAM của Saar Drimer [11], một chuyên gia trong lĩnh vực bảo mật FPGA, năm 2008, đã trình bày các mối quan tâm về bảo mật thiết kế hiện nay Mới đây nhất, năm 2014, các tác giả trong [12] đã làm một cuộc khảo sát chi tiết về bảo mật FPGA và bảo vệ lõi IP của FPGA Nội dung của các vấn đề bảo mật có... và SHA-2 vẫn đảm bảo chắc chắn tính toàn vẹn dữ liệu và tính xác thực ở mức độ rất cao 1.1.3.2 Độ an toàn của các thuật toán mã mật Độ an toàn của thuật toán bảo mật được xem xét trên hai khía cạnh: Độ phức tạp của thuật toán và độ dài của khóa mã  Độ phức tạp của thuật toán sẽ được tính bằng số các phép tính cơ sở (đọc, ghi, so sánh) mà máy tính thực hiện khi tiến hành chạy thuật toán Ngoài ra, số... dụng Tương ứng với nội dung của luận án này, các thuật toán mã mật sẽ được phân loại dựa trên số lượng các khóa được sử dụng để mã hóa mật và giải mã dữ liệu, như trình bày trong Hình 1.3 10 Hình 1.3 Ba loại của thuật toán mã mật Trong đó:  Mã hóa khóa bí mật, SKC: Đối với các thuật toán loại này, cả hai phía mã và giải mã mật sử dụng chung một khóa duy nhất Các thuật toán tiêu biểu là: DES, 3DES [18],... các giải pháp chống lại nhân bản và kỹ thuật đảo ngược Đối với các FPGA dựa trên SRAM, bảo mật thiết kế tương ứng với bảo vệ các bitstream (còn được gọi là dữ liệu cấu hình FPGA) Nội dung của luận án này tập trung nghiên cứu ở dạng thứ ba, tức là nghiên cứu và thực hiện bảo mật thiết kế các lõi sở hữu trí tuệ IP thông qua việc bảo vệ các file dữ liệu cấu hình (file bitstream) khi truyền thông qua mạng... tính toán dựa trên máy tính sử dụng bộ vi xử lý DualCore trong năm 2008 với khả năng thực hiện 30.000 MIPS Từ đó cho thấy, với năng lực của máy tính hiện nay, thuật toán mã mật với chiều dài khóa 56 bit, ví dụ thuật toán DES, là không đủ để bảo mật cho những thông tin nhạy cảm Thuật toán AES với khóa 128, 192 hoặc 256 bit là những lựa chọn ph hợp và tối ưu 1.1.3.3 Thuật toán mã hóa khóa bí mật AES Thuật. .. n Bằng cách d ng thuật toán Euclid mở rộng, chúng ta có thể kết hợp việc kiểm tra tính nguyên tố c ng nhau của e và n, đồng thời nếu e nguyên tố c ng nhau với n thì thuật toán cũng cho biết d Vì vậy không cần tiến hành bước tìm d riêng 18  Độ an toàn của thuật toán RSA: Độ an toàn của thuật toán RSA dựa trên độ khó của bài toán phân tích một số thành nhân tử Việc đo lường tính bảo mật của RSA đã trình... Phương pháp tiếp cận được thực hiện trong luận án là xây dựng các thuật toán mã mật bằng phần cứng trong vùng cấu hình lại được hoặc bằng phần mềm Cách tiếp cận này khai thác tối đa ưu điểm cấu hình lại được từng phần linh hoạt của FPGA, cho phép cập nhật và thay đổi các giải pháp bảo mật bất cứ lúc nào, bất cứ ở đâu Tổ chức nội dung của luận án Nội dung luận án bao gồm bốn chương Kiến thức nền tảng . ĐẠI HỌC BÁCH KHOA HÀ NỘI TRẦN THANH BẢO MẬT BITSTREAM FPGA LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ HÀ NỘI – 2014 . NỘI TRẦN THANH BẢO MẬT BITSTREAM FPGA  : 62520203 LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ   PGS trên FPGA 2 Tình hình nghiên cứu bảo mật trên thế giới và mục tiêu nghiên cứu của luận án 4 Tổ chức nội dung của luận án 6 CHƯƠNG 1 8 LÝ THUYẾT VỀ BẢO MẬT, FPGA VÀ HỆ THỐNG NHÚNG 8 1.1 Bảo mật