KỸ THUẬT VI XỬ LÝ Microprocessors Dư Thanh Bình Bộ môn KTMT - Khoa CNTT Trường ĐH Bách Khoa Hà Nội Copyright (c) 1/2007 by DTB 2 Lưu ý của tác giả  Không được tự ý sao chép hay quảng bá bài giảng này nếu chưa được sự đồng ý của tác giả.  Địa chỉ liên hệ của tác giả: Dư Thanh Bình Bộ môn Kỹ thuật Máy tính Khoa Công nghệ Thông tin Trường Đại học Bách Khoa Hà Nội Tel: 8696125 – Mobile: 0979859568 Email: du_thanh_binh@yahoo.com binhdt@it-hut.edu.vn Copyright (c) 1/2007 by DTB 3 Mục đích và yêu cầu  Giúp sinh viên nắm được cấu trúc phần cứng và cách lập trình điều khiển hoạt động của hệ vi xử lý Intel 8088.  Làm tiền đề để hiểu được hoạt động của các hệ vi xử lý khác.  Yêu cầu sinh viên đã có các kiến thức cơ bản về Kỹ thuật điện tử, Điện tử số và Kiến trúc máy tính.  Thời lượng: 45 tiết lý thuyết + 15 tiết thực hành. Copyright (c) 1/2007 by DTB 4 Tài liệu tham khảo  Văn Thế Minh, "Kỹ thuật Vi xử lý", NXB Giáo Dục, 1997.  Quách Tuấn Ngọc, Đỗ Tiến Dũng, Nguyễn Quang Khải, "Lập trình hợp ngữ (Assembly) và máy vi tính IBM-PC" (sách dịch), NXB Giáo Dục, 1998. Copyright (c) 1/2007 by DTB 5 Nội dung của môn học  Chương 1: Máy tính và hệ vi xử lý  Chương 2: Biểu diễn thông tin trong máy tính  Chương 3: Bộ vi xử lý Intel 8088  Chương 4: Lập trình hợp ngữ với 8088  Chương 5: Nối ghép 8088 với bộ nhớ  Chương 6: Nối ghép 8088 với hệ thống vào-ra Copyright (c) 1/2007 by DTB 6 Kỹ thuật Vi xử lý Chương 5 GHÉP 8088 VỚI BỘ NHỚ VÀ TỔ CHỨC VÀO/RA DỮ LIỆU Dư Thanh Bình Bộ môn Kỹ thuật Máy tính, Khoa Công nghệ Thông tin Trường Đại học Bách Khoa Hà Nội Copyright (c) 1/2007 by DTB 7 Nội dung chương 5 5.1. Các vi mạch phụ trợ cho 8088 5.2. Phối ghép 8088 với bộ nhớ 5.3. Phối ghép 8088 với hệ thống vào ra Copyright (c) 1/2007 by DTB 8 5.1. Các vi mạch phụ trợ cho 8088 1. Các tín hiệu của 8088. 2. Vi mạch tạo xung đồng hồ 8284 3. Vi mạch điều khiển BUS 8288 Copyright (c) 1/2007 by DTB 9 5.1. Các vi mạch phụ trợ cho 8088  Các tín hiệu của 8088 Copyright (c) 1/2007 by DTB 10 5.1. Các vi mạch phụ trợ cho 8088 Bảng trạng thái truy nhập các thanh ghi đoạn: S3 S4 Truy nhập đến 0 0 Đoạn dữ liệu phụ 0 1 Đoạn ngăn xếp 1 0 Đoạn mã hoặc không đoạn nào 1 1 Đoạn dữ liệu Bit S6 = 0 liên tục, bit S5 phản ảnh giá trị bit IF của thanh ghi cờ. Hai bit S3 và S4 phối hợp với nhau như bảng trạng thái trên. +RD [O]: Xung cho phép đọc. Khi RD= 0 thì bus dữ liệu sẵn sàng nhận số liệu từ bộ nhớ hoặc thiết bị ngoại vi. Chân ở trạng thái trở kháng cao khi µP chấp nhận treo. +READY [I]: Tín hiệu báo cho CPU biết tình trạng sẵn sàng của thiết bị ngoại vi ( bộ nhớ). Khi READY=1 thì CPU thực ghi/đọc mà không cần chèn thêm các chu kỳ đợi. Khi thiết bị ngoại vi (bộ nhớ) có tốc độ hoạt động chậm, chúng đưa tín hiệu READY=0 .Lúc này CPU tự kéo dài thời gian thực hiện lệnh ghi/đọc bằng cách chèn thêm các chu kỳ đợi. [...]... 28 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 29 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 30 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 31 5. 2 Phối ghép 8088 với bộ nhớ 5. 2.2 Giải mã địa chỉ cho bộ nhớ Copyright (c) 1/2007 by DTB 32 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 33 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 34 5. 2... 21 5. 1 Các vi mạch phụ trợ cho 8088 4 Biểu đồ thời gian của các lệnh ghi/đọc Copyright (c) 1/2007 by DTB 22 5. 1 Các vi mạch phụ trợ cho 8088 Copyright (c) 1/2007 by DTB 23 5. 1 Các vi mạch phụ trợ cho 8088  Mạch tạo 0-7 trạng thái chờ (đang để là 1) Copyright (c) 1/2007 by DTB 24 5. 1 Các vi mạch phụ trợ cho 8088 và biểu đồ thời gian Copyright (c) 1/2007 by DTB 25 5.2 Phối ghép 8088 với bộ nhớ  5. 2... Phối ghép 8088 với bộ nhớ    5. 2.1 Bộ nhớ bán dẫn + bộ nhớ cố định ROM (read only memory, bộ nhớ có nội dung ghi sẵn chỉ để đọc ra), thông tin ghi trong mạch không bị mất khi mất nguồn điện nuôi cho mạch + bộ nhớ bán cố định EPROM (erasable programmable ROM, là bộ nhớ ROM có thể lập trình được bằng xung điện và xoá được bằng tia cực tím) + bộ nhớ không cố định RAM (random access memory, bộ nhớ ghi/đọc),.. .5. 1 Các vi mạch phụ trợ cho 8088 Copyright (c) 1/2007 by DTB 11 5. 1 Các vi mạch phụ trợ cho 8088 Copyright (c) 1/2007 by DTB 12 5. 1 Các vi mạch phụ trợ cho 8088 Copyright (c) 1/2007 by DTB 13 5. 1 Các vi mạch phụ trợ cho 8088  1.2 Phân kênh để tách thông tin và vi c đệm cho các bus Copyright (c) 1/2007 by DTB 14 Copyright (c) 1/2007 by DTB 15 5.1 Các vi mạch phụ trợ cho 8088  2 Mạch... mạch Trong các bộ nhớ RAM ta còn phân biệt ra loại RAM tĩnh (static RAM hay SRAM, trong đó mỗi phần tử nhớ là một mạch lật 2 trạng thái ổn định) và loại RAM động (dynamic RAM hay DRAM, trong đó mỗi phần tử nhớ là một tụ điện rất nhỏ được chế tạo bằng công nghệ MOS ) Copyright (c) 1/2007 by DTB 26 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 27 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c)... Copyright (c) 1/2007 by DTB 32 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 33 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 34 5. 2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 35 5.2 Phối ghép 8088 với bộ nhớ Copyright (c) 1/2007 by DTB 36 ... hiệu điều khiển đọc bộ nhớ Nó kích hoạt bộ nhớ đưa dữ liệu ra bus + MWTC [O], AMWC [O]: là các tín hiệu điều khiển ghi bộ nhớ hoặc ghi bộ nhớ kéo dài Đó thực chất là các tín hiệu giống như MEMW, nhưng AMWC (advanced memory write command) hoạt động sớm lên một chút để tạo ra khả năng cho các bộ nhớ chậm có được thêm thời gian ghi + IORC [O]: tín hiệu điều khiển đọc thiết bị ngoại vi Nó kích hoạt các... được sử dụng cùng với tín hiệu của mạch điều khiển ngắt PIC 8 259 để tạo ra tín hiệu điều khiển cực G của mạch đệm 2 chiều 74LS2 45  + MCE/PDEN [O]: đây là tín hiệu dùng định chế độ làm vi c cho mạch điều khiển ngắt PIC 8 259 để nó làm vi c ở chế độ chủ  + ALE [O]: đây là tín hiệu cho phép chốt địa chỉ có tại các chân dồn kênh địa chỉ - dữ liệu AD0-AD7, tín hiệu này thường được nối với chân G của mạch... vi c ở các chế độ bus khác nhau Khi IOB =1 mạch 8288 làm vi c ở chế độ bus vào/ra, khi IOB = 0 mạch 8288 làm vi c ở chế độ bus hệ thống (như trong các máy IBM PC) cho các bộ nhớ chậm có được thêm thời gian ghi + IORC [O]: tín hiệu điều khiển đọc thiết bị ngoại vi Nó kích hoạt các thiết bị được chọn để các thiết bị này đưa dữ liệu ra bus  Copyright (c) 1/2007 by DTB 19 5. 1 Các vi mạch phụ trợ cho 8088. .. 1/2007 by DTB 15 5.1 Các vi mạch phụ trợ cho 8088  2 Mạch tạo xung nhịp 8284 Copyright (c) 1/2007 by DTB 16 5. 1 Các vi mạch phụ trợ cho 8088 Copyright (c) 1/2007 by DTB 17 5. 1 Các vi mạch phụ trợ cho 8088  3 Mạch điều khiển bus 8288 Copyright (c) 1/2007 by DTB 18 5. 1 Các vi mạch phụ trợ cho 8088         Các tín hiệu chính của 8288 bao gồm: + S2, S1, S0 [I, I, I] : là các tín hiệu trạng thái . tính  Chương 3: Bộ vi xử lý Intel 8088  Chương 4: Lập trình hợp ngữ với 8088  Chương 5: Nối ghép 8088 với bộ nhớ  Chương 6: Nối ghép 8088 với hệ thống vào-ra Copyright (c) 1/2007 by DTB 6 Kỹ thuật. DTB 7 Nội dung chương 5 5.1. Các vi mạch phụ trợ cho 8088 5. 2. Phối ghép 8088 với bộ nhớ 5. 3. Phối ghép 8088 với hệ thống vào ra Copyright (c) 1/2007 by DTB 8 5. 1. Các vi mạch phụ trợ cho 8088 1. Các. thống vào-ra Copyright (c) 1/2007 by DTB 6 Kỹ thuật Vi xử lý Chương 5 GHÉP 8088 VỚI BỘ NHỚ VÀ TỔ CHỨC VÀO/RA DỮ LIỆU Dư Thanh Bình Bộ môn Kỹ thuật Máy tính, Khoa Công nghệ Thông tin Trường Đại