Giáo Trình PLC Su tầm : Nguyễn Huy Mạnh Mục lơc Néi dung Trang Ch−¬ng 1: LÝ thut c¬ së 1.1 Những niệm 1.2 Các phơng pháp biểu diễn hàm logic 1.3 Các phơng pháp tối thiểu hoá hàm logic 1.4 C¸c hƯ m¹ch logic 13 1.5 Grafcet để mô tả mạch trình tự công nghiệp 15 Ch−¬ng 2: Mét số ứng dụng mạch logic điều khiển 2.1 Các thiết bị điều khiển 24 2.2 Các sơ đồ khống chế động rôto lồng sãc 25 2.3 Các sơ đồ khống chế động không đồng rôto dây quấn 29 2.4 Khống chế động điện chiều 31 Ch−¬ng 3: Lý luận chung điều khiển logic lập trình PLC 3.1 Mở đầu 33 3.2 Các thành phần mét bé PLC 34 3.3 Các vấn đề lập tr×nh 37 3.4 Đánh giá u nhợc điểm PLC 43 Ch−¬ng 4: Bé ®iỊu khiĨn PLC – CPM1A 4.1 CÊu h×nh cøng 45 4.2 GhÐp nèi 49 4.3 Ngôn ngữ lập trình 51 Chơng 5: Bộ điều khiển PLC S5 5.1 CÊu t¹o cđa bé PLC – S5 54 5.2 Địa gán địa 55 5.3 Vùng đối tợng 57 5.4 CÊu tróc cđa ch−¬ng tr×nh S5 58 5.5 B¶ng lƯnh cđa S5 – 95U 59 5.6 Có ph¸p mét số lệnh S5 60 Ch−¬ng 6: Bé ®iỊu khiĨn PLC – S7 - 200 6.1 CÊu h×nh cøng 70 6.2 CÊu tróc bé nhí 73 6.3 Chơng trình S7- 200 75 6.4 Lập trình số lệnh cña S7- 200 76 Chơng 7: Bộ điều khiển PLC S7-300 7.1 CÊu h×nh cøng 78 7.2 Vùng đối tợng 81 7.3 Ngôn ngữ lập trình 83 7.4 LËp tr×nh mét sè lệnh 84 Phơ lơc 1: C¸c phần mềm lập trình PLC I Lập trình cho OMRON 86 II LËp tr×nh cho PLC- S5 92 III LËp tr×nh cho PLC – S7-200 97 IV LËp tr×nh cho PLC – S7-300 101 Phô lôc 2: Bảng lệnh phần mềm Bảng lệnh PLC – CPM1A 105 B¶ng lƯnh cđa PLC – S5 112 B¶ng lƯnh cđa PLC – S7 -200 117 B¶ng lƯnh cđa PLC – S7-300 128 Giáo Trình PLC Su tầm : Nguyễn Huy Mạnh Phần 1: Logic hai trạng thái ứng dụng Chơng 1: Lí Thuyết Cơ Sơ Đ1.1 Những khái niệm Khái niệm logic hai trạng thái Trong sống vật tợng thờng biểu diễn hai trạng thái đối lập, thông qua hai trạng thái đối lập rõ rệt ngời nhận thức đợc vật tợng cách nhanh chóng cách phân biệt hai trạng thái Chẳng hạn nh ta nói nớc bẩn, giá đắt rẻ, nớc sôi không sôi, học sinh học giỏi dốt, kết tốt xấu Trong kỹ thuật, đặc biệt kỹ thuật điện điều khiển, ta thờng có khái niệm hai trạng thái: đóng cắt nh đóng điện cắt điện, đóng máy ngừng máy Trong toán học, để lợng hoá hai trạng thái đối lập vật tợng ngời ta dùng hai giá trị: Giá trị hàm ý đặc trng cho trang thái vật tợng, giá trị đặc trng cho trạng thái đối lập vật tợng Ta gọi giá trị giá trị logic Các nhà bác học đà xây dựng sở toán học để tính toán hàm biến lấy hai giá trị này, hàm biến đợc gọi hàm biến logic, sở toán học để tính toán hàm biến logic gọi đại số logic Đại số logic có tên đại số Boole lấy tên nhà toán học có công đầu việc xây dựng nên công cụ đại số Đại số logic công cụ toán học để phân tích tổng hợp hệ thống thiết bị mạch số Nó nghiên cứu mối quan hệ biến số trạng thái logic Kết nghiên cứu thể hàm trạng thái nhận hai giá trị Các hàm logic Một hàm y = f ( x , x , , x n ) víi c¸c biÕn x1, x2, xn nhận hai giá trị: hàm y nhận hai giá trị: gọi hàm logic Hàm logic biến: y = f ( x ) Víi biÕn x sÏ nhận hai giá trị: 1, nên hàm y có khả hay thờng gọi hàm y0, y1, y2, y3 Các khả ký hiệu mạch rơle điện tử hàm biến nh bảng 1.1 Bảng 1.1 Tên hàm Bảng chân lý Thuật toán logic x Hàm không y0 0 Hàm đảo y1 Ký hiệu sơ ®å KiĨu r¬le y0 = y = xx y1 = x x y1 KiĨu khèi ®iƯn tư x y1 x y1 Ghi Giáo Trình PLC Hàm lặp (YES) y2 Hàm đơn vị y3 Su tầm : Ngun Huy M¹nh y2 = x 1 x y3 = y3 = x + x x y2 x y2 x y2 y3 x Trong hàm hai hàm y0và y3 có giá trị không đổi nên đợc quan tâm, thờng xÐt hai hµm y1 vµ y2 Hµm logic hai biÕn y = f ( x1 , x ) Víi hai biến logic x1, x2, biến nhận hai giá trị 1, nh có 16 tổ hợp logic tạo thành 16 hàm Các hàm đợc thể bảng1.2 Bảng 1.2 Tên hàm Bảng chân lý Hµm Piec Hµm cÊm x1 1 0 x2 Hàm không x1 1 0 0 Ký hiệu sơ đồ y0 Thuật toán logic Kiểu rơle y = x1x1 Hàm + x2x y1 = x1x y1 y2 0 0 1 y = x1x x1 x2 y1 x1 x y2 = x1 + x x1 x y1 x1 x2 x1 x2 y2 INHIBIT x1 Hàm đảo x1 Hàm cấm x2 y3 y4 0 1 y = x1 x1 y y = x1x x1 x y4 INHIBIT x2 Hàm đảo x2 KiĨu khèi ®iƯn tư y5 1 y5 = x x2 y Ghi chó x1 x2 x1 x2 x1 x2 & y2 y3 y4 & y4 y5 Giáo Trình PLC Hàm loại trừ XOR Hàm Cheffer y6 Su tầm : Nguyễn Huy M¹nh 1 y = x1x + x1x y = x1 + x y7 1 x2 = x1x x1 Hµm vµ AND y8 0 y8 = x1x Hµm cïng dÊu y9 0 y = x1x Hàm lặp x2 Hàm kéo theo x2 Hàm lặp x1 Hàm kéo theo x1 Hàm OR x1 x y x1 x x1 x y8 x1 x y + x1x y10 1 y10 = x y11 1 y11 = x1 + x y12 1 0 y12 = x1 y13 1 y13 = x1 + x y14 Hàm đơn vị y 15 1 1 y7 x1 x x2 y 10 x2 y11 x1 x1 y 12 y14 = x1 + x y15 = ( x + x1 ) (x + x ) x1 y13 x2 x1 y14 x2 x1 x y 15 x1 x x2 x1 x2 x1 ⊕ =1 y6 Céng mod ule y6 x2 x1 y7 x2 x1 x2 x1 y8 x2 x1 & y8 ⊕ x2 y10 x2 x1 y12 x1 x2 x1 x1 x1 x1 ChØ phô thuéc x2 y11 x1 x1 x2 x1 x2 y9 ChØ phô thuéc x1 y13 y14 y14 y15 Hàm Ta nhận thấy rằng, hàm đối xứng qua trục nằm y7 y8, nghĩa y = y15 , y1 = y14 Giáo Trình PLC Su tầm : Nguyễn Huy Mạnh Hàm logic n biÕn y = f ( x1 , x , , x n ) Với hàm logic n biến, biến nhận hai giá trị nên ta có tổ hợp biến, tổ hợp biến lại nhận hai giá trị 1, vËy sè hµm logic n n tỉng lµ 2 Ta thấy với biến có khả tạo hàm, với biến có 16 khả tạo hàm, với biến có 256 khả tạo hàm Nh số biến tăng số hàm có khả tạo thành lớn Trong tất hàm đợc tạo thành ta đặc biệt ý đến hai loại hàm hàm tổng chuẩn hàm tích chuẩn Hàm tổng chuẩn hàm chứa tổng tích mà tích có đủ tất biến hàm Hàm tích chuẩn hàm chứa tích tổng mà tổng có đủ tất biến hàm Các phép tính Ngời ta xây dựng ba phép tính biến logic là: Phép phủ định (đảo): ký hiệu b»ng dÊu “-“ phÝa trªn ký hiƯu cđa biÕn PhÐp céng (tun): ký hiƯu b»ng dÊu “+” (song song) PhÐp nh©n (héi): ký hiƯu b»ng dÊu “.” (nèi tiếp) Tính chất số hệ thức 4.1 Các tính chất Tính chất đại số logic đợc thể bốn luật là: luật hoán vị, luật kết hợp, luật phân phối luật nghịch đảo + Luật hoán vị: x1 + x = x + x1 x x = x x + Lt kÕt hỵp: x1 + x + x = ( x1 + x ) + x = x1 + ( x + x ) x1 x x = ( x1 x ).x = x1 ( x x ) + LuËt ph©n phèi: ( x + x ).x = x1 x + x x x + x x = ( x + x ).( x1 + x ) Ta cã thÓ minh hoạ để kiểm chứng tính đũng đắn luật phân phối Bảng 1.3 cách lập bảng 1.3 x1 x2 x3 ( x + x ).( x + x ) x + x x 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 Giáo Trình PLC Su tầm : Nguyễn Huy Mạnh Luật phân phối đợc thể qua sơ đồ rơle hình 1.1: x1 x1 x1 nh x2 x3 x2 x3 Hình 1.1 + Luật nghịch đảo: x x = x1 + x ; x + x = x x Ta còng minh hoạ tính đắn luật nghịch đảo cách thành lập Bảng 1.4 bảng 1.4: x1 x2 x1 x2 x1 + x x1 x x1 + x 0 1 1 1 0 1 0 0 1 0 0 Luật nghịch đảo đợc thể qua mạch rơle nh hình 1.2: x1 1 p x2 p x1 x = x1 x y y Hình 1.2 Luật nghịch đảo tổng quát đợc thể định lý De Morgan: x x x = x + x + x + ; x + x + x + = x1 x x 4.2 Các hệ thức Một số hệ thức thờng dùng đại số logic đợc cho ë b¶ng 1.5: B¶ng 1.5 x+0= x x.1 = x x = x +1 = x+x=x x.x = x x + x =1 x.x = 10 11 12 13 14 15 16 17 x1+ x = x + x1 18 x1.x = x x1 x1+ x1x = x1 x ( x + x ) = x1 x1.x + x1.x = x1 ( x1+ x )( x1 + x ) = x1 x1+ x + x = ( x1 + x ) + x x1.x x = ( x1.x ).x x1+ x = x1.x x1.x = x1 + x Giáo Trình PLC Su tầm : Nguyễn Huy Mạnh Đ1.2 Các phơng pháp biểu diƠn hµm logic Cã thĨ biĨu diƠn hµm logic theo bốn cách là: biểu diễn bảng trạng thái, biểu diễn phơng pháp hình học, biểu diễn biểu thức đại số, biểu diễn bảng Karnaugh (bìa Canô) Phơng pháp biểu diễn bảng trạng thái: phơng pháp giá trị hàm đợc trình bày bảng Nếu hàm có n biến b¶ng cã n + cét (n cét cho biÕn cột cho hàm) 2n hàng tơng ứng với 2n tổ hợp biến Bảng thờng gọi bảng trạng thái hay bảng chân lý Ví dụ: mét hµm biÕn y = f ( x1 , x , x ) với giá trị hàm đà cho trớc đợc biểu diễn thành bảng 1.6: Bảng 1.6 Ưu điểm phơng pháp biểu diễn bảng dễ nhìn, nhầm lẫn Nhợc điểm cồng kềnh, đặc biệt số biến lớn TT tổ hỵp biÕn x1 0 0 1 1 x2 0 1 0 1 x3 1 1 y 1 0 Phơng pháp biểu diễn hình học Với phơng pháp hình học hàm n biến đợc biểu diễn không gian n chiều, tổ hợp biến đợc biểu diễn thành điểm không gian Phơng pháp phức tạp số biến lớn nên thờng dùng Phơng pháp biểu diễn biểu thức đại số Ngời ta chứng minh đợc r»ng, mét hµm logic n biÕn bÊt kú bao giê biểu diễn thành hàm tổng chuẩn đầy đủ tích chuẩn đầy đủ Cách viết hàm dới dạng tổng chuẩn đầy đủ - Hàm tổng chuẩn đầy đủ quan tâm đến tổ hợp biến mà hàm có giá trị Số lần hàm số tích tổ hợp biến - Trong tích, biến có giá trị đợc giữ nguyên, biến có giá trị đợc lấy giá trị đảo; nghĩa x i = biểu thức tích đợc viết x i , x i = biểu thức tích đợc viết x i Các tích gọi mintec ký hiệu m - Hàm tổng chuẩn đầy đủ tổng tích Ví dụ: Với hàm ba biến bảng 1.6 ta có hàm dạng tổng chuẩn đầy đủ lµ: f = x1 x x + x x x + x x x + x x x = m + m + m + m Giáo Trình PLC Su tầm : Nguyễn Huy Mạnh Cách viết hàm dới dạng tích chuẩn đầy đủ - Hàm tích chuẩn đầy đủ quan tâm đến tổ hợp biến mà hàm có giá trị Số lần hàm không số tổng tổ hợp biến - Trong tổng biến có giá trị đợc giữ nguyên, biến có giá trị đợc lấy đảo; nghĩa nÕu x i = th× biĨu thøc tỉng đợc viết x i , x i = biểu thức tổng đợc viết x i Các tổng đợc gọi tên Maxtec ký hiệu M - Hàm tích chuẩn đầu đủ tích tổng Ví dụ: Với hàm ba biến bảng 1.6 ta có hàm dạng tích chuẩn đầy đủ lµ: f = ( x1 + x + x )( x1 + x + x )( x1 + x + x )( x1 + x + x ) = M1 + M + M + M Phơng pháp biểu diễn bảng Karnaugh (bìa canô) Nguyên tắc xây dựng bảng Karnaugh là: - Để biểu diễn hàm logic n biến cần thành lập bảng có 2n ô, ô tơng ứng với tổ hợp biến Đánh số thứ tự ô bảng tơng ứng với thứ tự tổ hợp biến - Các ô cạnh đối xứng cho phép khác giá trị biến - Trong ô ghi giá trị hàm tơng ứng với giá trị tổ hợp biến Ví dụ 1: bảng Karnaugh cho hàm ba biÕn ë b¶ng 1.6 nh− b¶ng 1.7 sau: x2, x3 x1 00 0 01 11 1 10 1 Ví dụ 2: bảng Karnaugh cho hàm bốn biến nh b¶ng 1.8 sau: x1, x2 x3, x4 00 00 01 11 1 10 01 11 12 10 1 13 15 11 14 10 Gi¸o Trình PLC Su tầm : Nguyễn Huy Mạnh Đ1.3 Các phơng pháp tối thiểu hoá hàm logic Trong trình phân tích tổng hợp mạch logic, ta phải quan tâm đến vấn đề tối thiểu hoá hàm logic Bởi vì, giá trị hàm logic có nhiều hàm khác nhau, nhiều cách biểu diễn khác nhng tồn cách biểu diễn gọn nhất, tối u số biến số số hạng hay thừa số đợc gọi dạng tối thiểu Việc tối thiểu hoá hàm logic đa chúng từ dạng dạng tối thiểu Tối thiểu hoá hàm logic mang ý nghÜa kinh tÕ vµ kü tht lín, đặc biệt tổng hợp mạch logic phức tạp Khi chọn đợc sơ đồ tối giản ta có số biến nh kết nối tối giản, giảm đợc chi phí vật t nh giảm đáng kể xác suất hỏng hóc số phần tử nhiều Ví dụ: Hai sơ đồ hình 1.3 có chức nh nhau, nhng sơ đồ a số tiếp điểm cần 3, đồng thời cần thêm rơle trung gian p, sơ đồ b cần tiếp điểm, không cần rơle trung gian Thực chất việc tổi thiểu hoá hàm logic tìm dạng biểu diễn đại số đơn giản hàm thờng có hai nhóm phơng pháp là: x1 p x2 p x1 x = y y b, a, Hình 1.3 - Phơng pháp biến đổi đại số - Phơng pháp dùng thuật toán Phơng pháp tối thiểu hoá hàm logic biến đổi đại số phơng pháp ta phải dựa vào tính chất hệ thức đại số logic để thực tối giản hàm logic Nhng tính trực quan phơng pháp nên nhiều kết đa không khẳng định rõ đợc đà tối thiểu hay cha Nh vậy, phơng pháp chặt chẽ cho trình tối thiểu hoá Ví dụ: cho hàm f = x1x + x1x + x1x = ( x1x + x1x ) + ( x1x + x1x ) = x ( x1 + x1 ) + x1 ( x + x ) = x1 + x 2 Phơng pháp tối thiểu hoá hàm logic dùng thuật toán Phơng pháp dùng bảng Karnaugh Đây phơng pháp thông dụng đơn giản nhất, nhng tiến hành đợc với hệ có số biến n phơng pháp cần quan sát xử lý trực tiếp bảng Karnaugh Qui tắc phơng pháp là: có 2n ô có giá trị nằm kề hợp thành khối vuông hay chữ nhật thay 2n ô ô lớn với số Giáo Trình PLC Su tầm : Nguyễn Huy Mạnh lợng biến giảm n lần Nh vậy, chất phơng pháp tìm ô kề chứa giá trị (các ô có giá trị hàm không xác định gán cho giá trị 1) cho lập thành hình vuông hay chữ nhật lớn tốt Các biến nằm khu vực bị loại bỏ biến có giá trị biến đổi, biến đợc dùng biến có giá trị không biến đổi (chỉ 1) Qui tắc áp dụng theo thứ tự giảm dần độ lớn ô, cho cuối toàn ô cha giá trị đợc bao phủ Cũng tiến hành tối thiểu theo giá trị hàm số lợng nhiều so với giá trị 1, lúc hàm hàm phủ định Ví dụ: Tối thiểu hàm f = x.y.z + x.y.z + x.y.z + x.y.z + x.y.z + x.y.z = m + m1 + m + m + m + m + LËp b¶ng Karnaugh đợc nh bảng 1.9 Bảng Karnaugh có biến với mintec có giá trị Bảng 1.9 z x, y 00 0 11 1 01 B 10 1 A + Tìm nhóm ô (hình chữ nhật) chứa ô có giá trị 1, ta đợc hai nhóm, nhóm A nhóm B + Loại bít c¸c biÕn ë c¸c nhãm: Nhãm A cã biÕn z = không đổi đợc giữ lại hai biến x y thay đổi theo cét vËy mintec míi A chØ cßn biÕn z: A = z Nhãm B cã biÕn x vµ z thay đổi, biến y không đổi mintec míi B chØ cßn biÕn y : B = y Kết tối thiểu hoá là: f = A + B = z + y Phơng pháp Quine Mc Cluskey Đây phơng pháp có tính tổng quát, cho phép tối thiểu hoá hàm logic với số lợng biến vào lớn a, Một số định nghĩa + Đỉnh: tích chứa đầy đủ biến hàm, hàm có n biến đỉnh tích n biến Đỉnh đỉnh mà hàm có giá trị Đỉnh đỉnh mà hàm có giá trị Đỉnh không xác định đỉnh mà hàm lấy hai giá trị 10 Giáo Trình PLC TT Su tầm : Nguyễn Huy Mạnh Tên lệnh Mô tả 107 LIFO TABLE, DATA(5) Lấy giá trị đà đợc cho vào bảng sau khỏi bảng TABLE chuyển đến vùng liệu DATA (kiểu từ) 108 MOVB IN, OUT Sao giá trị byte IN sang byte OUT 109 MOVD IN, OUT Sao giá trị từ kÐp IN sang tõ kÐp OUT 110 MOVR IN, OUT(5) Sao sè thùc IN sang OUT 111 MOVW IN, OUT Sao giá trị từ IN sang từ OUT 112 MUL IN1, IN2 Nhân hai số nguyên 16 bit IN1 víi hai byte thÊp cđa sè nguyªn 32 bit IN2 sau ghi lại kết vào IN2 113 NETR TABLE, Khởi tạo truyền thông để đọc liệu từ ngo¹i vi qua 114 NETW TABLE, 115 NEXT (1)(5)(7) PORT(5) cổng PORT vào bảng TABLE Khởi tạo truyền thông để ghi liệu bảng PORT(5) TABLE ngoại vi qua cổng PORT 116 NOP Lệnh kết thúc vòng lặp FOR NEXT Lệnh rỗng 117 ORD IN1, IN2 Thực toán tử OR cho hai từ kép IN1 IN2, sau ghi kết lại vào IN2 118 ORW IN1, IN2 Thùc hiƯn to¸n tư OR cho hai từ IN1 IN2, sau ghi kết lại vào IN2 119 PLS xx(5) Đa phát xung nhanh đà đợc định nghĩa nhớ đặc biệt vào trạng thái tích cực Xung đợc đa cổng Qx.x 120 R S_BIT,n Xoá mảng gồm n bit kể từ địa S_BIT (kiểu bit) 121 -R IN1, IN2(5) Thùc hiƯn phÐp trõ hai sè thùc (32bit) IN1 vµ IN2 Kết đợc ghi lại vào IN2 122 RI S_BIT,n Xoá tức thời mảng gồm n bit kể từ địa S_BIT 123 RLD IN, n Quay tròn tõ kÐp IN sang tr¸i n bit 124 RLW IN, n Quay tròn từ IN sang trái n bit 125 RRD IN, n Quay tròn từ kép IN sang phải n bit 125 Giáo Trình PLC TT Su tầm : Nguyễn Huy Mạnh Tên lệnh Mô tả 126 RRW IN, n Quay tròn từ IN sang phải n bit 127 S S_BIT,n Đặt giá trị logic vào mảng n bit kể từ địa S_BIT 128 SBR n(1)(2)(4) Khai báo nhÃn n cho chơng trình 129 SEG IN, OUT Chuyển đổi giá trị bit thấp byte IN sang thành mà tơng ứng cho ghi nÐt vµ ghi vµo OUT 130 SHRB DATA, DÞch ghi gåm n bit cã bit thÊp nhÊt S_BIT S_BIT,n sang trái n>0, sang phải n0, hc bit S_BIT nÕu nD So sánh số nguyên 32 bit ACCU2 có lớn số nguyên 32 bit ACCU1 không 13 =D So sánh số nguyên 32 bit ACCU2 có lớn hay số nguyên 32 bit ACCU1 không 15 I So sánh số nguyên 16 bit ACCU2 có lớn số nguyên 16 bit ACCU1 không 23 =I So sánh số nguyên 16 bit ACCU2 có lớn hay số nguyên 16 bit ACCU1 không 25 R So sánh số thực 32 bit ë ACCU2 cã lín h¬n sè thùc 32 bit ACCU1 không 33 =R So sánh số thực 32 bit ë ACCU2 cã lín h¬n hay b»ng sè thùc 32 bit ACCU1 không 35