Sơ đồ kết nối EPROM 2. RAM Bộ nhớ RAM (Random Access Memory) là bộ nhớ truy xuất ngẫu nhiên có nghóa là bất kỳ ô nhớ nào cũng dễ dàng truy xuất trong bộ nhớ. Bộ nhớ RAM dùng để lưu trữ tạm thời chương trình và dữ liệu, nội dung các ô nhớ trong RAM thay đổi liên tục khi vi xử lý thực hiện chương trình. Một nhược điểm lớn của RAM là dữ liệu chứa trong RAM sẽ bò mất khi RAM bò mất nguồn cung cấp nhưng điều này đã được cải thiện nhờ dùng một nguồn pin dự phòng để nuôi RAM. Có hai loại bộ nhớ RAM : - RAM tónh (Static RAM): sự tồn tại dữ liệu trong SRAM dưới dạng tắt hay bão hòa của các transistor nên sự ổn đònh của dữ liệu theo thời gian là khá bền. - RAM động (Dynamic RAM): dữ liệu được tồn trữ trong DRAM dưới dạng điện tích trong điện dung ký sinh nên rất dễ bò thất thoát bởi hiện tượng rò rỉ, vì vậy khi dùng DRAM ngoài mạch giải mã như thường mà người ta còn phải có một mạch làm tươi, do đó sẽ làm phức tạp thêm cho mạch. Từ những đặc điểm trên, bộ nhớ SRAM phù hợp với máy tính cước này. Vì máy có thể nhớ tới 255 cuộc đàm thoại bao gồm số tiền, số cuộc gọi,… nên SRAM được chọn sẽ là 6264 có dung lượng nhớ 8 Kbytes. Các vi mạch EPROM 2764 và SRAM 6264 sẽ được giới thiệu ở phần PHỤ LỤC. Sơ đồ kết nối chân của RAM 6264 như sau: Sơ đồ kết nối Ram 3. Kết Nối Bộ Nhớ EPROM Và RAM Vào CPU : D 0 +5V CE2 Vcc RAM 6264 GND RD WR ADDRESS CE1 OUTPUT DATA A12 D0 D7 A0 Bộ nhớ EPROM và RAM được kết nối với CPU thông qua các bus đòa chỉ, bus dữ liệu và bus điều khiển. Như đã khảo sát ở trên, CPU 8031 có thể có bộ nhớ chương trình và dữ liệu lên đến 64 Kbytes nhưng trong phạm vi máy tính do chương trình làm việc cũng tương đối lớn nên ta chọn hai IC nhớ SRAM và EPROM có tổng dung lượng nhớ là 16 Kbytes. a. Bus đòa chỉ (Address Bus): Là bus một chiều chuyển tải thông tin từ CPU 8031 đến các IC nhớ. Do 8031 có thể điều khiển bộ nhớ mở rộng lên đến 64 Kbytes tức là có tới 16 đường đòa chỉ ra A 0 ….A 15 mà các IC nhớ chỉ có 16 Kbytes. Vì vậy ta sử dụng 13 bit thấp đòa chỉ của CPU từ A 0 … A 12 để kết nối song song với 13 đường đòa chỉ của SRAM và EPROM. Các bit đòa chỉ còn lại sẽ dùng cho việc điều khiển. b. Bus dữ liệu (Data Bus): Là bus dữ liệu hai chiều có chức năng chuyển dữ liệu qua lại giữa CPU và các IC nhớ. Do vậy 8 đường dữ liệu của CPU 8031 sẽ nối song song với 8 đường dữ liệu của SRAM và EPROM. c. Bus điều khiển (Control Bus): Bus điều khiển là bus khá quan trọng trong mạch vì nó quyết đònh xem khi nào SRAM hay EPROM sẽ được đọc dữ liệu và khi nào SRAM sẽ ghi dữ liệu. Do vậy chân RD\ của CPU sẽ được nối đến chân OE\ của SRAM và WD\ của CPU sẽ được nối đến chân WE\ của SRAM. Chân PSEN\ của CPU sẽ được nối đến OE\ của EPROM để cho phép CPU gọi chương trình lưu trữ sẵn chứa trong EPROM. Mỗi SRAM và EPROM có dung lượng nhớ 8 Kbytes nên việc qui đònh nội dung đòa chỉ ô nhớ như sau: - Đối với EPROM do CPU có đặc điểm khi máy được cấp nguồn thì sẽ bắt đầu hoạt động ở đòa chỉ 0000H nên đòa chỉ của EPROM bắt đầu từ 0000H và kết thúc ở đòa chỉ 1FFFH. - Đối với SRAM, đòa chỉ bắt đầu là 8000H và kết thúc ở 9FFFH. Sở dó ta chọn đòa chỉ này vì theo thiết kế phần cứng chân đòa chỉ cuối cùng của CPU (A 15 ) được dùng làm chân điều khiển và được nối đến chân CS\ của SRAM. IV. KHỐI CHỐT ĐỊA CHỈ: Trong máy tính cước này, CPU được dùng là vi điều khiển 8031 có đặc điểm là 8 bit thấp của đòa chỉ được đa hợp với 8 bit dữ liệu. Vi mạch dùng để chốt đòa chỉ là vi mạch chốt 74573. Vi mạch 74573 dùng để chốt đòa chỉ do CPU xuất ra: - 8 ngõ vào của 74573 được kết nối với 8 ngõ AD 0 … AD 7 (Port 0) của CPU 8031. - 8 ngõ ra của 74573 được kết nối với các đường đòa chỉ của SRAM và EPROM Vi mạch 74573 có 8 Flip-Flop D và 8 cổng đệm điều khiển. Tín hiệu điều khiển chốt đòa chỉ được CPU đưa ra ở chân ALE (Address Latch Enable) được nối vào chân C (Chip) của 74573. Ở nửa chu kỳ đầu của chương trình làm việc, các Flip-Flop D của 74573 sẽ chốt các đòa chỉ do CPU đưa tới, khi đó chân C ở mức 1. Ở nữa chu kỳ còn lại, C ở mức 0 dữ liệu xuất ra ở Q chính là dữ liệu ở các ngõ vào trước đó, lúc này các đường port 0 sẽ rãnh rỗi để nhận và xuất dữ liệu đến SRAM và EPROM. V. KHỐI NHẬN ÂM HIỆU – GIẢI MÃ BÀN PHÍM (ĐẢO CỰC – DTMF THU): * Khi thuê bao không được đặt ở chế độ đảo cực: - Lúc không đảo cực có nghóa là công tắc chân 1 và 2 được nối lại với nhau, chân TXD và RXD sẽ được truyền trực tiếp với nhau. - Để bắt đầu cuộc gọi khi thuê bao bắt đầu nhấc máy, và điều này báo hiệu cho tổng đài biết rằng thuê bao muốn thiết lập cuộc gọi, đồng thời ngõ ra P3.3 tức là chân INT1 của 8031 xuất ra mức logic 1 làm qua điện trở R6 để phân cực cho transistor Q1 hoạt động kéo theo các tiếp điểm của rơlay đóng lại. - Khi tổng đài nhận biết rằng có thuê bao muốn thiết lập cuộc gọi, thì tổng đài sẽ gửi tín hiệu mời quay số. Tín hiệu đó sẽ đi qua chân 6 và chân 7 của head 7 để sau đó tiếp tục đi vào mạch. - Một trong hai cặp tone theo chân 6 sẽ làm cho diode IS01 cháy để tác động làm 4N35 dẫn, điều này kéo theo chân TXD và RXD đều bò dẫn xuống mass. Lúc này chương trình phần mềm sẽ hiểu rằng khi RXD và TXD đều ở mức logic 0 là máy đang được cài đặt ở chế độ không được đảo cực. Tín hiệu sau khi qua ISO1, lại tiếp tục đi ra chân 5 của head7. - Một tín hiệu còn lại sẽ đi qua chân 7 của head7, qua tiếp điểm rơlay, qua điện trở R8, qua tụ điện C7, qua điện trở R9, đi vào chân đảo cực –IN của vi mạch MT8870. Tín hiệu đó sau khi vào bộ thu DTMF hoạt động ở chế độ tone. Sau đó tín hiệu sẽ quay trở ra theo đường chân GS qua điện trở R10 và chạy ngược ra chân 7 của head7. - Hai tín hiệu từ chân 7 và chân 5 sẽ tiếp tục đi vào máy thuê bao và tại máy thuê bao sẽ nghe tín hiệu mời quay số của tổng đài. Sau đó thuê bao có thể quay số cần gọi. - Khi thuê bao nhấn số xong, thì sẽ có một cặp tín hiệu tone đi vào hai chân 5 và chân 7, tương tự như tín hiệu từ tổng đài tới, một trong hai tone theo chân 5 sẽ làm cho diode ISO2 cháy để tác động làm 4N35 dẫn. Điều này kéo theo chânTXD và RXD đều bò dẫn xuống mass. Lúc này chương trình phần mềm sẽ hiểu rằng khi TXD và RXD đều ở mức logic 0 là máy đang được cài đặt ở chế độ không đảo cực. Tín hiệu sau khi qua ISO2 lại tiếp tục đi ra chân 6 của head7. - Một tín hiệu còn lại sẽ đi qua chân 7 của head7, qua tiếp điểm rơlay, qua điện trở R8, qua tụ điện C7, qua điện trở R9, đi vào chân đảo cực –IN của vi mạch MT8870. Tín hiệu đó sau khi vào bộ thu DTMF hoạt động ở chế độ tone. Nó có tác dụng giải mã các phím bấm của của điện thoại thành các bit dữ liệu để vi xử lý nhận biết và xử lý. Sau đó tín hiệu sẽ quay trở ra theo đường chân GS qua điện trở R10 và chạy ngược ra chân 7 của head7. - Hai tín hiệu từ chân 6 và chân 7 sẽ tiếp tục đi ra tổng đài và tổng đài sẽ hiểu rằng có máy thuê bao muốn yêu cầu chuyển mạch tới máy thuê bao khác và sau đó có các thông báo ví dụ như tín hiệu hồi âm chuông tới thuê bao hoặc tín hiệu báo bận từ thuê bao cần liên lạc. - Khi bên thuê bao kia nhấc máy, tín hiệu thông qua chuyển mạch tự động của tổng đài sẽ vào chân 7 và chân 6 và tương tự như trên, lúc này RXD và TXD vẫn ở mức logic 0, chân STD của MT8870 đưa tín hiệu vào INT0 và chương trình phần mềm điều khiển xử lý sau 10s chân cho phép đọc RD\ của vi điều khiển 8031 sẽ qua các cổng logic và tác động vào chân TOE của MT8870 để cho phép các bit dữ liệu xuất ra qua Q 1 …Q 4 vào CPU để xử lý tính tiền. * Khi máy được cài ở chế độ đảo cực: - Điều kiện đầu tiên để máy tính cước hoạt động được ở chế độ là thuê bao phải đăng ký đảo cực tại tổng đài. - Khi máy được cài ở chế độ đảo cực, chân 1 và chân 2 sẽ để hở, chân RXD và TXD không còn được nối với nhau nữa. - Để tính tiền cuộc gọi, thuê bao bắt đầu nhấc máy, cũng tương tự như cuộc gọi không đảo cực khi tổng đài được yêu cầu phục vụ thì sẽ phát tín hiệu mời quay số vào chân 6 và chân 7, tín hiệu vào chân 6 sẽ làm cho ISO1 hoạt động và kích transistor dẫn kéo theo chân RXD sẽ được dẫn xuống mass tức là ở mức logic 0 và TXD thì được nối Vcc cho nên nó vẫn ở mức logic 1. - Tín hiệu qua ISO1 và đi ra máy điện thoại theo chân 5 của head7, tín hiệu từ chân 7 của khối giải mã bàn phím sau đó đi ra máy điện thọai để báo hiệu mời gọi. - Thuê bao bắt đầu quay số, tín hiệu vào mạch làm cho ISO1 chạy, tức là chân RXD ở mức logic 0 và TXD ở mức logic 1. Chương trình phần mềm sẽ nhận biết và xử lý rằng với mức logic của hai chân này thì cho phép mạch hoạt động ở chế độn đảo cực. - Sau khi tổng đài nhận biết rằng thuê bao này đã thực hiện đăng ký đảo cực tại tổng đài thì tổng đài sẽ bắt đầu tính cước sau khi máy thuê bao bên kia nhấc máy. Sau khi thuê bao bên kia nhấc máy, thì ngoài việc tổng đài làm nhiệm vụ chuyển mạch thông thoại mà còn đưa tín hiệu đảo cực đưa về máy thuê bao. Tín hiệu đảo cực này sẽ đưa vào chân đảo –IN của MT8870. Lập tức sẽ có tín hiệu ngỏ ra chạy về INT0 của vi điều khiển 8031 và chương trình phần mềm sẽ điều khiển ngỏ ra cho phép đọc RD\ tác động vào chân TOE của MT8870 cho phép xuất dữ liệu vào CPU xử lý tính tiền hiển thò qua led. Tín hiệu sau khi vào MT8870 để xử lý thì quay ra để nối thông thoại với máy thuê bao. Khi cuộc gọi kết thúc máy sẽ hiển thò toàn bộ thời gian và số tiền kể từ khi thuê bao bên kia bắt đầu nhấc máy. * Tính R5 Khi dòng thuê bao nhấc máy, dòng thông thoại cấp cho thuê bao từ (20 –100 )mA Cho dòng của tổng đài cấp cho thông thoại nhỏ nhất là 20mA. Chọn opto là 4N35, chọn dòng qua led là 4mA, điện áp sụt trên led opto là V = 2V.  Dòng qua R5 là: I 5 = 20 – 4 = 16mA Chọn R 5 = 220 * Giải mã DTMF: IC MT8870 sẽ giải mã sóng DTMF ra số BCD 4 bit và đưa tới CPU, đồng thời cũng tão ra một tín hiệu ngắt ở chân 15 (STD) đưa tới chân INT0\ của CPU tạo ngắt khi nhận một tín hiệu Tone vào. Chân 8 và chân 7 của MT8870 được nối tới một thạch anh 3,579 MHz, tần số của thạch anh này sẽ đem so sánh với các tần số của DTMF để tạo ra các số BCD 4 bit. Khi chân 10 ở mức thấp, MT8870sẽ tạo xung báo cho CPU biết qua chân INT0\ để tạo ngắt, khi đó CPU phải chuyển sang chế độ Tone. Lúc đó, vi mạch MT8870 sẽ nhập các số dưới dạng tín hiệu các mã sóng DTMF đồn thời các ngõ ra Q 1 …Q 4 ở mức tổng trở cao. Khi RD\ của CPU ở mức thấp và A 15 của CPU ở mức cao khi đó chân 10 (TOE) sẽ ở mức cao, MT8870 xuất ra dữ liệu. Sơ đồ kết nối MT8870: 8870 100K 100K 150K 104 3.57MHz 330K VCC INTO 104 A15 RD CPU Q1 Q2 Q3 Q4 2 3 16 15 11 10 7 8 1 4 5 6 9 18 17 14 13 12  K I V R opto 125,1 16 2 5 5 VI. KHỐI GIẢI MÃ ĐỊA CHỈ – HIỂN THỊ - Yêu cầu mạch này phải có ngõ ra để giải mã led 7 đoạn dựa vào các bit dữ liệu đưa về từ mạch giải mã bàn phím phía trước. - Khi có tín hiệu các bit dữ liệu ghi trên bộ nhớ ngoài của CPU từ các ngõ ra của mạch giải mã bàn phím, chương trình phần mềm sẽ xử lý cho ra các đòa chỉ các led để cho phép các đòa chỉ led nào hoạt động thông qua port T1 tức là P3.5, dữ liệu này đưa vào hai chân A và B của 74164 nhằm xuất đòa chỉ ra led 7 đoạn. - Muốn mạch hoạt động tốt thì chân CLEAR phải luôn ở vò trí tích cực là +Vcc. - Tín hiệu xung clock vào để đếm nhòp xung cho việc giải mã ra led 7 đoạn. Để có xung clock thì chân WR\ của vi điều khiển 8031tức là P3.7 phải ở mức logic 0 và chân 28 của 8031 ở đòa chỉ 8000H tức là mức logic 1. Vì chọn RAM không tích cực cho nên hai tín hiệu này phải qua hai cổng NOR của vi mạch 7402, tín hiệu cuối cùng là ở mức logic 1. - Khi có xung clock tác động vào chân CK của vi mạch 74164, kết hợp với dữ liệu ở P3.5 của vi điều khiển 8031 để xuất các ngõ ra Q 1 đến Q H . Mỗi ngõ ra nối với Katod chung của mỗi led 7 đoạn. - Vì các led 7 đoạn có công suất lớn cho nên ta phải khuếch đại công suất các tín hiệu ngõ ra từ Q 1 đến Q H trước khi đưa vào Katod của led 7 đoạn. Ở đây ta sử dụng transistor B562 và điện trở R = 3.3k để làm mạch khuếch đại. - Đồng thời cùng lúc P3.5 của 8031 xuất dữ liệu ra 74164 thì các port I/O từ P1.0 đến P1.7 của vi điều khiển 8031 cũng xuất dữ liệu ra trực tiếp anod led 7 đoạn. Nó sẽ điều khiển đồng loạt anod các thanh của led 7 đoạn hoạt động. Dựa vào chương trình phần mềm điều khiển, các port I/O của 8031 kết hợp với phần giải mã đòa chỉ với vi mạch 74164, để tạo ra một dữ liệu sau cùng được hiển thò qua 10 led 7 đoạn mà ta có thể hiểu được thông qua các con số hiển thò như số giá cước cuộc gọi, số điện thoại đã gọi, giờ cuộc gọi, số lần gọi … - Mạch hiển thò hoạt động dựa theo phương pháp quét. Vi mạch 74164 có nhiệm vụ quét để các led lần lượt sáng lên theo chu kỳ của xung clock. - Khi CPU nạp số đầu tiên và xuất ra port 1 và lúc đó led đầu tiên sẽ sáng do transistor C945 kích nó dẫn vì ngõ ra L 1 (Q D ) xuống thấp còn các ngõ ra khác của 74164 ở mức cao. Độ rộng xung giải mã hiển thò bằng thời gian sáng lên của mỗi led trong bộ hiển thò. - Khi xung clock thứ 2, port 1 của CPU lại xuất ra số thứ hai khi đó led thứ hai sẽ sáng do ngõ ra L 2 (Q B ) của 74164 xuống thấp, còn các ngõ ra khác đều ở mức cao. Quá trình này cứ tiếp tục xảy ra, do các led sáng tắt với tần số xung clock nên mắt thường ta không thấy được sự chớp tắt này mà coi như là các led sáng tắt liên tục. Tính toán các điện trở, transistor: Độ sáng của led 7 đoạn phụ thuộc dòng điện chạy qua chúng. Ở chế độ sáng bình thường, điện áp rơi cố đònh trên một led thường là (1.6 – 2.4)V. Dòng điện chạy qua led là 20mA. Vì vậy ta phải dùng điện trở để hạn dòng. Mặt khác đối với họ TTL 74 dòng ra cực đại là 16mA, do đó thể lấy ngõ ra của vi mạch để kích led. Như vậy ta phải dùng các transistor đệm để kích cho các led sáng. Với dòng điện tải là là 20mA, ta dùng các transistor A và C945, hai transistor có dòng tải cực C lớn và chòu được điện áp khá cao, mà ta chỉ dùng nguồn cung cấp là 5V. Nên các yêu cầu về kỹ thuật đối với các transistor coi như thỏa và hai loại transistor này rất phổ biến trên thò trường. Cả hai transistor đều làm việc ở chế độ bão hòa nên ta chọn chúng có các hệ số khuếch đại  nhỏ. Ở B562 chọn hệ số khuếch đại  = 20 và C 945 hệ số khuếch đại  = 35. Vì các transistor làm việc ở chế độ bão hòa nên khi các transistor dẫn điện, áp rơi trên mối nối CE là nhỏ: V CE = 0.3V Ta có: I B B562 = I C B562 /  = 20mA / 20 = 1mA I B C945 = I C C945 /  = 20mA /35 = 0.6 mA Ở vi mạch loại TTL, mức logic ra có điện áp: Mức 0 = 0.8V Mức 1 = 3.5V R 1 = [ V CC – (V L + V BE )] / I B B562 = [ 5V – (0.8 + 0.7)] / 1mA = 3.5 K Chọn R 1 = 3.3 K R 2 = (V CC – V BE )/ I B C945 = (5V – 0.7V) / 0.6mA = 7.2 K Chọn R 2 = 10 K R 3 có tác dụng hạn dòng qua led tránh gây hỏng led R 3 = [V CC – (V CE1 + V CE2 + 2.4)]/ I Transistor = [5-(0.3+0.3+2.4)]/ 20 = 100. VII. KHỐI NGUỒN: Cung cấp nguồn 5V cho tất cả các vi mạch từ nguồn bên ngoài 9V thông qua vi mạch ổn áp 7805, các tụ dùng kèm theo mạch để nâng cao chất lượng nguồn điện cho mạch. Do SRAM lưu trữ các thông số của cuộc gọi nên phải có một nguồn pin dự phòng cho SRAM để đề phòng các dữ liệu bò mất khi nguồn không còn. Nguồn dự phòng là một pin có thể sạc lại được có giá trò điện áp bằng 3.6 V DC . + + 9V 1N4007 1N4007 47  TD 0s 1000uF 0.03uF 7805 * Mạch pich up cho bộ nhớ:  Nguyên lý: Khi có nguồn 5V, một phần qua D1 , R và nạp vào pin, một phần nuôi bộ nhớ qua D2. Khi mất điện, pin lập tức phóng qua D3 nuôi bộ nhớ  Thiết kế: - Chọn D1, D2, D3 là loại 1N4007 - Vcc là 5V - Sụt áp qua Diode là 0.7V - Điện áp nguồn nuôi Ram là: V ng Ram = Vcc – Vd = 5V – 0.7V = 4.3V - Điện áp cho nguồn nuôi pin dự trữ: Vpin = Vcc – V d3 – V R = 3V  V R = Vcc – V d3 - V pin = 5V – 0.7V – 3V  V R = 1.3V mà V R = I.R Chọn dòng nạp cho pin I = 10mA  R = V R / I = 1.3V / 10mA = 130  Chọn R = 220 * Mạch Reset Để Reset CPU 8031 chân RST (chân reset của 8031) ở mức cao. 3V      220  D1 D2 D3 1N4007 1N4007 1N4007 +5V Biến trở cần đủ nhỏ để tránh trường hợp dòng nạp cho tụ phân cực bên trong 8031 chọn R1 = 0.1K. Điện áp ở chân RST là: Vrst = V cc .e -T/t e -T/t = V cc / V rst t = R.C : khoảng thời gian từ lúc đóng nguồn Giả sử điện áp của V rst là 3V  RC = 3.9 10 -6 Do V rst có thể lớn hơn  để đảm bảo dùng reset ta chọn: C = 10F ; R = 8.2 K Mạch reset hệ thống: Chân Reset của 8031 tác động ở mức cao Khi cho nguồn 5V vào, thì tụ được nạp đầy. Sau đó tụ được phóng qua chân reset và toàn bộ mạch được reset từ đầu. VIII. Nguyên Lý Hoạt Động Chung: Giả sử thuê bao sử dụng hệ tone và đã được cho phép đảo cực, chân 1 và 2 của head 7 để hở ra. rst cc rst cc V V T t V V t T ln ln   rst cc V V R T C ln    +5V +5V 0.1K 10uF 8.2K RST  - Khi thuê bao nhấc máy tín hiệu từ tổng đài điện thoại gửi vào chân 6 làm cho ISO1 hoặc ISO2 hoạt động tùy theo ta chọn đầu vào là 5 hay 6 của head 7 làm cho 4N35 1 hoặc 4N35 2 hoạt động thì sẽ có dòng điện chạy qua R4 đi vào 4N35 1 dẫn hay qua R3 thì sẽ làm cho 4N35 2 dẫn. - Khi 4N35 2 hoạt động, đồng nghóa với chân RXD của 8031 xuống mức logic 0. Chân TXD vẫn ở mức logic 1, chương trình phần mềm sẽ hiểu và nó sẽ tác động theo chế độ đảo cực. Tín hiệu INTERUP1 từ chân 13 của 8031 qua R6 phân cực cho Q1 làm cho 2 tiếp điểm rơle đóng khi cuộn dây rơle hoạt động. - Tín hiệu tương tự từ tổng đài đưa đến qua R8 tiếp tục qua C7 qua R9 và đến chân đảo cực –IN của IC MT8870. - Khi MT8870 nhận được tín hiệu đảo cực chân 15 tức là STD sẽ lên mức logic 1 và làm cho chân 12 của vi điều khiển 8031 ngắt T0. Đồng thời chân 28 cho hoạt động mức logic 1 có đòa chỉ 8000, chân 17 của 8031 là chân RD cho phép đọc dữ liệu ở mức logic 0. - Tín hiệu từ chân 28 qua IC5A thì ở mức logic 0 và kết hợp chân 17 của 8031 ở mức logic 0 qua IC5C thì tín hiệu sẽ là 1, làm cho chân TOE của MT8870 tác động. - Chân TOE (chân 10) của MT8870 sẽ tác động khi ngỏ vào ở mức logic 1 và xuất ra ở ngỏ ra Q1 đến Q4 là Data sẽ đưa về CPU để điều khiển bộ phận giải mã đòa chỉ. - Để cho khối giải mã hoạt động thì phải có xung clock vào chân Q A đến Q H của IC 74164 1 và Q A đến Q B của IC 74164 2 . Lúc này, chân 16 là chân cho phép viết của 8031 đang ở mức logic 0 nên ngỏ ra của IC5B ở mức logic 1 tức là có xung đi vào IC74164 nên cho phép chân A, B gửi về chân timer1 của 8031, CPU xử lý cho data ra port 1. - Khi có xung clock tác động thì đồng thời các chân Q A đến Q H của IC 74164 1 và Q A đến Q B của IC 74164 2 cũng tác động vào tất cả các chân katot của hệ thống 10 led 7 đoạn nhằm tạo cho 10 led 7 đoạn sẳn sàng hoạt động khi có tác động của port 1 từ CPU gửi đến. - CPU xử lý các sự kiện đưa về thông qua chương trình quản lý đưa về EPROM, và RAM để đưa ra đòa chỉ giải mã thông qua 10 led 7 đoạn. . đảo –IN của MT 887 0. Lập tức sẽ có tín hiệu ngỏ ra chạy về INT0 của vi điều khiển 80 31 và chương trình phần mềm sẽ điều khiển ngỏ ra cho phép đọc RD tác động vào chân TOE của MT 887 0 cho phép. chân 28 cho hoạt động mức logic 1 có đòa chỉ 80 00, chân 17 của 80 31 là chân RD cho phép đọc dữ liệu ở mức logic 0. - Tín hiệu từ chân 28 qua IC5A thì ở mức logic 0 và kết hợp chân 17 của 80 31. CPU ở mức thấp và A 15 của CPU ở mức cao khi đó chân 10 (TOE) sẽ ở mức cao, MT 887 0 xuất ra dữ liệu. Sơ đồ kết nối MT 887 0: 88 70 100K 100K 150K 104