• Xử lý ảnh thời gian thực ứng dụng nhiều sản phẩm điện tử như: – – – – • Hệ thống giám sát Video Hệ thống cơng nghiệp Thiết bị hình ảnh y tế Thiết bị cảm biến hình ảnh Robot Kit DE2 kit hỗ trợ xử lý ảnh với ngõ giao tiếp VGA, S-Video ứng dụng xử lý ảnh thời gian thực Tìm hiểu kit DE2 Tìm hiểu điều khiển VGA Tìm hiểu đọc tín hiệu ngõ vào S-Video 4.Thiết kế phần cứng cho xử lý ảnh + Lọc đường biên + Lọc trung bình + Lọc nhiễu Gauss 5.Ứng dụng xử lý ảnh thời gian thực lên kit DE2 Camera KIT DE2 Monitor Horizon YUV SDRAM Buffer Controller Timer trì Hỗn ban đầu YUV422 71818 Odd422 Even422 TV VGA MUX Filter Video Config YUV422 I2C YUV422 to YUV 444 RGB Video DAC 7123 RBG 10b Video Data Desize Convert YCrCb to YUV444 Khối I2C_config cài đặt giá trị cho ghi để mã hóa cho chip ADV7181B, cịn khối Timer trì hỗn ban đầu dùng để tính tốn thời gian làm việc cho khối khác sau chuỗi khởi động ADV7181B Khối ITU656 lấy chuỗi liên tục pixel chuyển từ 720x480 sang chuẩn VGA 640x480 sau xuất cho SDRAM, SDRAM nhận tín hiệu điều khiển từ VGA controller xuất cho filter từ xử lý pixel trước chuyển sang YUV444 để convert sang chuẩn RGB 10 bit để xuất lên monitor Trên kit DE2 có chân I2C_SDAT I2C_SCLK tương ứng với SDA SCLK dành cho người dùng thực cấu hình giao thức I2C Ta tạo I2C Master để cấu hình cho Slave ADV7181B, thơng số cấu hình ADV đưa tài liệu nhà sản xuất với ngõ vào composite video  Dữ liệu chân I2C_SDAT truyền byte, byte lần, sau byte nhận ACK từ slave gởi về, cách đưa chân I2C_SDAT lên Hiz, để xác nhận truyền hay sai RD1_LOAD RD1_CLK CLK PLL CLK DATA_IN WR_CLK SDRAM WRITE FIFO WRITE_SIDE SA[11:0] CAS_N RAS SDR_CLK WE_N BA[1:0] Control Center CS_N[1:0] DQM[1:0] RD_WR FIFO CLK WR_RD FIFO2 DATA_OUT [15:0] READ_ SIDE2[8:0] WR DQ[15:0] RESET WR_DATA [15:0] WR_LOAD READ_ SIDE1[8:0] SDR_CLK DATA_OUT [15:0] CLK_27 RD1_DATA [15:0] SDRAM RAM READ FIFO1 WR_RD FIFO2 RD1 RD2_LOAD RD2 RD2_CLK CLK SDRAM RAM READ FIFO2 RD2_DATA [15:0] Khối SDRAM gồm khối PLL FIFO tạo từ Mega Wizard hỗ trợ Quartus.Ta có lưu đồ giải thuật ghi SD RAM CLK RESET oRequest iRed oVGA_BLANK oVGA_CLOCK oVGA_SYNC iGreen Khối VGA Controller oVGA_VS oVGA_HS VGA_X[0] VGA_Y[0] oVGA_R iBlue oVGA_G oVGA_B Khối tạo tín hiệu điều khiển ADV7123 đồng việc truy xuất, xử lý liệu khối khác dựa tín hiệu quét dọc quét ngang Ta có lưu đồ giải thuật VGA_HS Gồm có khối Line Buffer đệm để lưu trữ pixel cần thiết image processing dùng để xử lý lọc biên, lọc trung bình lọc nhiễu Gauss RESET oRequest mYCbCr_d CLK CLK iX[0] Resgister [1…9] [15:0] Line Buffer RESET Image Process iYCbCr oY [7:0] Extract YCbCr to Y,Cb,Cr oCb [7:0] oCr [7:0] Chập ma trận cửa sổ 3x3 theo phương pháp gradient với mặt nạ Sobel Với hệ số âm ta lấy bù dịch bit cần Giá trị ngõ tính theo cơng thức Với giá trị bình phương tạo từ Mega Wizard Và khối xuất giá trị pixel nằm cửa sổ Thực phép tương quan cửa sổ pixel với mặt nạ canary Ta nhân thành phần tương ứng hai cửa sổ lại với có hệ số 1,2,4 nên dễ dàng nhận thấy kết 10bit + k=1 giữ nguyên +k=2 dịch trái bit +k=4 dịch trái bit =>Chia cho 16 thực việc lấy 8bit cao Thông số Giá trị Loại FPGA Cyclone II 2C35 Tổng số Logic Cell Total logic elements:1738 Total combinational funtion:1425 Dedicated logic registers:1169 Tổng nhớ sử dụng 64416 bits Tần số hoạt động tối đa Độ trễ nhỏ Đã cấu hình sử dụng chip mã hóa ADV7181B Sử dụng SDRAM để lưu trữ liệu Đã hiển thị lên VGA ảnh video với kích thước chuẩn 640x480 Thiết kế lọc trung bình, lọc biên viết ngôn ngữ verilog ... trợ xử lý ảnh với ngõ giao tiếp VGA, S-Video ứng dụng xử lý ảnh thời gian thực Tìm hiểu kit DE2 Tìm hiểu điều khiển VGA Tìm hiểu đọc tín hiệu ngõ vào S-Video 4.Thiết kế phần cứng cho xử lý ảnh. ..• Xử lý ảnh thời gian thực ứng dụng nhiều sản phẩm điện tử như: – – – – • Hệ thống giám sát Video Hệ thống cơng nghiệp Thiết bị hình ảnh y tế Thiết bị cảm biến hình ảnh Robot Kit DE2 kit hỗ... xử lý ảnh + Lọc đường biên + Lọc trung bình + Lọc nhiễu Gauss 5.Ứng dụng xử lý ảnh thời gian thực lên kit DE2 Camera KIT DE2 Monitor Horizon YUV SDRAM Buffer Controller Timer trì Hỗn ban đầu YUV422