Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 37 Biên soạn: Phạm Quang Trí • Sơ đồ bố trí linh kiện: • Giới thiệu chung: Nhằm mục đích giúp sinh viên có thể nghiên cứu, thiết kế và tìm hiểu về nguyên lý chuyển đổi tín hiệu số sang tín hiệu tương tự và ứng dụng của các vi mạch DAC trong thực tế. Từ đó có thể dễ dàng và thuận tiện trong việc thiết kế được các hệ thống chuyển đổi tín hiệu số sang tín hiệu tương tự dùng vi điều khiển kết hợp vi mạch DAC. Trên mô hình thí nghiệm đã thiết kế sẵn một vi mạch DAC 0808, là một vi mạch chuyển đổi số – tương tự 8 bit, để thực hiện việc chuyển đổi tín hiệu này. J119 (DIGITAL IN): ngõ vào tín hiệu số 8 bit; J120 (ANALOG OUT): ngõ ra tín hiệu tương tự (dạng điện áp). Vi mạch U56 (LM741) làm nhiệm vụ biến đổi tín hiệu tương tự tại ngõ ra của vi mạch DAC từ dạng dòng điện sang dạng điện áp. Biến trở R145: điều chỉnh mức điện áp chuẩn. Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J108 (POWER). • Ứng dụng: o Thí nghiệm phương pháp kết nối vi mạch DAC với vi điều khiển. o Thí nghiệm phương pháp chuyển đổi dạng tín hiệu từ số sang tương tự sử dụng vi mạch DAC0808. Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 38 Biên soạn: Phạm Quang Trí 1.2.20 Khối RTC: • Sơ đồ nguyên lý: J147 POWER 1 2 3 J108 CS RTC 1 2 WR RTC RD AD1 RST J104 READ/WRITE 1 2 AD7 SQW AD6INT J105 CTRL P-RTC 1 2 3 4 AD4 AD3 ALE GND AD5 C64 10p +5V SCL R139 10K AD0 Y4 32.768KHz GND SDA U46 DS12887 19 23 24 12 4 5 6 7 8 9 10 11 14 17 1 18 15 13 IRQ SQW VCC GND AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AS DS MOT RST R/W CS R140 10K AD2 U49 PCF8583 1 2 3 4 5 6 7 8 OSC1 OSC0 A0 VSS SDA SCL INT VDD R138 10K A0 J103 ADD/DATA BUS 1 2 3 4 5 6 7 8 18. KHOÁI REAL TIME CLOCK (RTC) J109 CTRL S-RTC 1 2 3 4 VCC VCC INT C63 104 VCC RTC VCC C62 104 VCC VCC • Sơ đồ bố trí linh kiện: • Giới thiệu chung: Nhằm mục đích giúp sinh viên có thể nghiên cứu, thiết kế và tìm hiểu về các vi mạch đồng hồ thời gian thực (RTC) để từ đó có thể dễ dàng và thuận tiện trong việc thiết kế được các hệ thống đồng hồ số dùng vi điều khiển kết hợp vi mạch RTC. Trên mô hình thí nghiệm đã thiết kế sẵn hai loại RTC: loại giao tiếp song song (DS12C887) và loại giao tiếp nối tiếp (PCF8583). Lưu ý rằng loại RTC nối tiếp không lưu giữ được các thông số hoạt động khi nguồn cung cấp bị mất. Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 39 Biên soạn: Phạm Quang Trí o Loại giao tiếp song song (DS12C887): J103 (ADD/DATA BUS): bus địa chỉ và dữ liệu đa hợp; J104 (READ/WRITE): tín điều khiển ghi và đọc RTC; J105 (CTRL P-RTC): tín hiệu ngắt, chốt địa chỉ, reset RTC và tín hiệu xung đa tần; J108 (CS RTC): tín hiệu cho phép RTC hoạt động. o Loại giao tiếp nối tiếp (PCF8583): J109 (CTRL S-RTC): tín hiệu địa chỉ, ngắt, xung clock nối tiếp và dữ liệu nối tiếp. Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J147 (POWER). • Ứng dụng: o Thí nghiệm phương pháp kết nối các vi mạch RTC với vi điều khiển. o Thí nghiệm lập trình ứng dụng thiết kế đồng hồ số sử dụng vi mạch RTC kiểu song song. o Thí nghiệm lập trình ứng dụng thiết kế đồng hồ số sử dụng vi mạch RTC kiểu nối tiếp. 1.2.21 Khối thanh ghi dịch: • Sơ đồ nguyên lý: D4 U53 74164 1 2 8 9 3 4 5 6 10 11 12 13 14 7 A B CLK CLR Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 VCC GND D0 D6 D0 D2 D2 D5 D4 J111 PARALLEL OUT 1 1 2 3 4 5 6 7 8 GND D1 VCC D3 D0 24. KHOÁI THANH GHI DÒCH CLK U51 74165 10 11 12 13 14 3 4 5 6 2 15 1 9 7 16 8 DS P0 P1 P2 P3 P4 P5 P6 P7 CP1 CP2 PL QH QH VCC GND D7 STR U50 4094 4 5 6 7 14 13 12 11 9 10 16 8 1 2 3 15 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 QS1 QS2 VCC GND STR D CLK OE D6 OUT CLK-3 GND J116 PARALLEL OUT 2 1 2 3 4 5 6 7 8 VCC OUT J114 PARALLEL IN 1 2 3 4 5 6 7 8 +5V VCC CLK LD VCC VCC J110 SERIAL IN 1 1 2 3 J117 SERIAL OUT 1 2 3 LD IN C67 104 VCC IN J115 SERIAL IN 2 1 2 J115 POWER 1 2 3 D2 D3 C68 104 CLK D1 D7 D3 D4 D5 D6 D7 C69 104 D1 D5 Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 40 Biên soạn: Phạm Quang Trí • Sơ đồ bố trí linh kiện: • Giới thiệu chung: Khối thanh ghi dịch trên mô hình thí nghiệm được sử dụng để nghiên cứu thí nghiệm và thiết kế các ứng dụng chuyển đổi dữ liệu từ dạng nối tiếp sang dạng song song 8 bit và ngược lại. Việc nghiên cứu thí nghiệm tính năng chuyển đổi này giúp cho bạn có thể tìm hiểu sâu hơn về nguyên lý hoạt động và phương pháp điều khiển cũng như chế độ hoạt động của port nối tiếp trong chip vi điều khiển (mà chủ yếu là chế độ thanh ghi dịch của port nối tiếp). Port nối tiếp của chip vi điều khiển có thể được sử dụng để mở rộng thành một hay nhiều port xuất song song. Để thực hiện điều này, ta sử dụng port nối tiếp ở chế độ thanh ghi dịch (Shift Register – Mode 0) và sử dụng vi mạch chuyển đổi từ dạng nối tiếp ra dạng song song (Serial In – Parallel Out) như 74164 (U53) và 4094 (U50). Với hoạt động xuất ở chế độ thanh ghi dịch thì trên vi điều khiển ngõ RXD là ngõ ra dữ liệu nối tiếp, ngõ TXD là ngõ ra xung clock. Port nối tiếp của chip vi điều khiển có thể được sử dụng để mở rộng thành một hay nhiều port nhập song song. Để thực hiện điều này, ta sử dụng port nối tiếp ở chế độ thanh ghi dịch (Shift Register – Mode 0) và sử dụng vi mạch chuyển đổi từ dạng song song ra dạng nối tiếp (Parallel In – Serial Out) như 74165 (U51). Với hoạt động xuất ở chế độ thanh ghi dịch thì trên vi điều khiển ngõ RXD là ngõ vào dữ liệu nối tiếp, ngõ TXD là ngõ ra xung clock. U50 (4094) và U53 (74164) là hai vi mạch chuyển đổi dữ liệu từ dạng nối tiếp ra dạng song song. J110 (SERIAL IN1), J115 (SERIAL IN2): ngõ vào của dữ liệu nối tiếp, IN: ngõ vào của dữ liệu nối tiếp, CLK: ngõ vào của xung clock hay xung dịch chuyển dữ liệu, STR: ngõ vào của xung chốt dữ liệu ngõ ra. J111 (PARALLEL OUT1), J116 (PARALLEL OUT2): ngõ ra của dữ liệu song song 8 bit. U51 (74165) là vi mạch chuyển đổi dữ liệu từ dạng song song ra dạng nối tiếp. J114 (PARALLEL IN): ngõ vào của dữ liệu song song 8 bit. J117 (SERIAL OUT): ngõ ra của dữ liệu nối tiếp, OUT: ngõ ra của dữ liệu nối tiếp, CLK: ngõ vào của xung clock hay xung dịch chuyển dữ liệu, LD: cho phép tải dữ liệu song song vào vi mạch (LD=0: tải dữ liệu mới từ ngõ vào song song vào trong vi mạch, LD=1: chốt dữ liệu đã nhận được từ ngõ vào song song lại và thực hiện việc ghi dịch dữ liệu này. Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 41 Biên soạn: Phạm Quang Trí Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J115 (POWER). • Ứng dụng: o Thí nghiệm phương pháp xuất nhập dữ liệu dạng nối tiếp sử dụng phương thức thanh ghi dịch. o Thí nghiệm phương pháp chuyển đổi kiểu dữ liệu từ dạng song song sang dạng nối tiếp sử dụng phương thức thanh ghi dịch. o Thí nghiệm phương pháp chuyển đổi kiểu dữ liệu từ dạng nối tiếp sang dạng song song sử dụng phương thức thanh ghi dịch. 1.2.22 Khối mở rộng port I/O: • Sơ đồ nguyên lý: D7 D5 J102 DATA OUT 1 2 3 4 5 6 7 8 J107 CS573B 1 2 D3 245 D1 573A D0 D6 D5 573B VCC C58 104 U41 8255 34 33 32 31 30 29 28 27 4 3 2 1 40 39 38 37 18 19 20 21 22 23 24 25 14 15 16 17 13 12 11 10 26 7 5 36 9 8 35 6 D0 D1 D2 D3 D4 D5 D6 D7 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 VCC GND RD WR A0 A1 RESET CS 573A D5 WR U45 74573 2 3 4 5 6 7 8 9 11 1 19 18 17 16 15 14 13 12 10 20 D0 D1 D2 D3 D4 D5 D6 D7 LE OE Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 GND VCC D0 GND J98 CS245 1 2 D7 573B J107 POWER 1 2 3 D0 D2 PC3 D2 D7 +5V D6 D3 U42 74245 2 3 4 5 6 7 8 9 19 1 18 17 16 15 14 13 12 11 20 10 A0 A1 A2 A3 A4 A5 A6 A7 G DIR B0 B1 B2 B3 B4 B5 B6 B7 VCC GND D2 J101 PORT C 1 2 3 4 5 6 7 8 J97 PORT B 1 2 3 4 5 6 7 8 PC0 D3 VCC D5 GND VCC D7 J106 CS573A 1 2 C59 104 PC7 D4 D6 D2 PB5 A0 VCC VCC D1 D3 PC4 PB1 D3 VCC D4 D6 PC5 D5 D7 J99 DATA OUT 1 2 3 4 5 6 7 8 WR PB6 PC1 D2 PB2 PC6 D4 D3 VCC D0 PA0 WR D0 D4 PC2 D1 PA7 PA3 D4 D0 PA6 C57 104 8255 PA5 D6 D1 C61 104 PB3 D1 D6 J95 DATA IN 1 2 3 4 5 6 7 8 PA1 C60 104 8255 D1 PB0 245 D4 RD D7 U47A 7402 2 3 1 147 J100 CS8255 1 2 D0 A1 D2 PA4 D2 U47B 7402 5 6 4 PB7 PA2 17. KHOÁI MÔÛ ROÄNG PORT I/O U44 74573 2 3 4 5 6 7 8 9 11 1 19 18 17 16 15 14 13 12 10 20 D0 D1 D2 D3 D4 D5 D6 D7 LE OE Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 GND VCC D3 D7 D4 D6 J94 PORT A 1 2 3 4 5 6 7 8 PB4 D5 D1 D5 Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 42 Biên soạn: Phạm Quang Trí • Sơ đồ bố trí linh kiện: • Giới thiệu chung: Như ta đã biết, vi điều khiển chỉ có tối đa bốn port xuất nhập để truyền thông với các thiết bị bên ngoài, đó là chưa xét tới trường hợp khi vi điều khiển hoạt động ở chế độ sử dụng bộ nhớ ngoài thì vi điều khiển chỉ còn lại duy nhất một port xuất nhập. Tuy nhiên trong thực tế có những trường hợp ta cần phải truyền thông với một số lượng lớn hơn các thiết bị ngoại vi. Chính vì những đặc điểm này đã đặt ra cho chúng ta một vần để là phải làm cách nào để nâng cao (mở rộng) được số lượng port xuất nhập cho vi điều khiển. Khối mở rộng port I/O trên mô hình được tạo ra từ các vi mạch chuyển dụng để mở rộng port xuất nhập cho vi điều khiển trên thực tế như: 8255 (mở rộng port xuất nhập), 74245(mở rộng port nhập), 74573 (mở rộng port xuất), từ giúp cho bạn thuận tiện trong việc thực hiện các bài thí nghiệm về vấn đề này. Ơõ đây có một điểm mà bạn cần lưu ý là các vi mạch 8255, 47245, 74573 trên đây đều được thiết kế để hoạt động tương tự như một bộ nhớ ngoài của vi điều khiển (có nghĩa là sự hoạt động truyền thông của chúng diễn ra thông qua bus địa chỉ A0-A1, bus dữ liệu D0-D7, bus điều khiển RD và WR, tín hiệu giải mã địa chỉ CS lấy từ khối vi điều khiển. U41 (8255) cho phép mở rộng port xuất và port nhập. Bus dữ liệu D0-D7 của vi điều khiển sẽ được điều khiển xuất nhập thông qua ba port J94 (PORT A), J97 (PORT B), J9101 (PORT C) dưới sự điều khiển của bus địa chỉ A0-A1, tín hiệu RD (điều khiển đọc/nhập dữ liệu), tín hiệu WR (điều khiển ghi/xuất dữ liệu) và sự cho phép của tín hiệu J100 (CS8255). U42 (74245) cho phép mở rộng port nhập. Bus dữ liệu D0-D7 của vi điều khiển sẽ được điều khiển nhập thông qua port J95 (DATA IN) dưới sự cho phép của tín hiệu J98 (CS245). Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 43 Biên soạn: Phạm Quang Trí U44 (74573) và U45 (74573) cho phép mở rộng port xuất. Bus dữ liệu D0-D7 của vi điều khiển sẽ được điều khiển xuất thông qua port J99 (DATA OUT) và J102 (DATA OUT) dưới sự điều khiển của tín hiệu WR (điều khiển ghi/xuất dữ liệu) và sự cho phép của tín hiệu J107 (CS573A), J106 (CS573B). Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J107 (POWER). • Ứng dụng: o Thí nghiệm phương pháp xuất nhập dữ liệu dạng song song sử dụng các vi mạch số 74245, 74573. o Thí nghiệm phương pháp lập trình điều khiển vi mạch PPI 8255 bằng vi điều khiển. o Thí nghiệm các phương pháp mở rộng (tăng thêm số lượng) port xuất nhập dữ liệu. Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 44 Biên soạn: Phạm Quang Trí 1.2.23 Khối giao tiếp PC: • Sơ đồ nguyên lý: D5 JR2 PS2 12 34 56 PE J87 USB2-PC 1 2 C72 10u TXD +DATA GND RTS D0 D7 TXD J61 POWER 1 2 3 -DATA N/A1 GND D1 RTS GND AUTOFEED\ CLOCK J77 USB 1 1 2 3 4 J70 STATUS LPT-PC 1 2 3 4 5 6 7 8 D2 RXD SEL IN\ DSR C31 10u J58 RS232C-PC 1 2 3 4 5 6 7 8 DATA SEL D5 STROBE\ VCC JR1 PS2 12 34 56 -DATA GND CLOCK D4 SEL IN\ INIT +DATA J82 USB1-PC 1 2 D6 ACK\ AF\ DSR D0 DTR RXD ACK C27 10u NC DATA TXD J81 PS2-1-PC 1 2 VCC D6 GND J86 USB 2 1 2 3 4 NC CTS D2 P1 RS232C 5 9 4 8 3 7 2 6 1 RXD D7 D4 BUSY N/A N/A2 STROBE\ GND J65 DATA LPT-PC 1 2 3 4 5 6 7 8 C26 10u ERROR\ RXD INIT 14. KHOÁI GIAO TIEÁP PC N/A N/A1 DTR J75 CONTROL LPT-PC 1 2 3 4 J55 TXD/RXD 1 2 GND VCC BUSY VCC CTS ERROR\ DTR N/A2 NC VCC VCC TXD P2 LPT 13 25 12 24 11 23 10 22 9 21 8 20 7 19 6 18 5 17 4 16 3 15 2 14 1 PE VCC GND RTS GND C30 10u SEL CTS J85 PS2-2-PC 1 2 D1 DSR +5V D3 U29 MAX232 1 3 4 5 16 15 26 12 9 11 10 13 8 14 7 C1+ C1- C2+ C2- VCC GND V+V- R1OUT R2OUT T1IN T2IN R1IN R2IN T1OUT T2OUT D3 GND C28 104 Chương 1: Cấu hình của mô hình thí nghiệm vi điều khiển. Giáo trình thực hành vi xử lý. 45 Biên soạn: Phạm Quang Trí • Sơ đồ bố trí linh kiện: • Giới thiệu chung: Trên mô hình thí nghiệm được thiết kế sẵn một số chuẩn giao tiếp thông dụng trên máy tính như: LPT, RS232, USB và PS2. Khi cần thí nghiệm loại cổng giao tiếp nào thì ta dùng loại cáp tương ứng để kết nối cổng giao tiếp của máy tính với cổng giao tiếp tương ứng trên mô hình thí nghiệm lại với nhau. Để thuận tiện và linh động trong việc thí nghiệm, tất cả các đường tín hiệu của các cổng giao tiếp này đều đã được nối đến các đầu nối trên mô hình thí nghiệm. Ta có thể kết nối vi điều khiển với các cổng giao tiếp thông qua các đầu nối này. o Cổng LPT: J65 (DATA LPT-PC): bus dữ liệu; J70 (STATUS LPT-PC): bus trạng thái; J75 (CONTROL LPT-PC): bus điều khiển. o Cổng RS232: J55 (TXD/RXD): giao tiếp có thông qua MAX232; J58 (RS232C-PC): giao tiếp trực tiếp. o Cổng USB: J82 (USB1-PC), J87 (USB2-PC): tín hiệu dữ liệu; chân VCC và GND của cổng đã được kết nối sẵn vào mô hình. o Cổng PS2: J81 (PS2-1-PC), J85 (PS2-2-PC): tín hiệu dữ liệu và xung clock; chân VCC và GND của cổng đã được kết nối sẵn vào mô hình. Lưu ý để khối này hoạt động ta cần phải cấp nguồn cho khối thông qua đầu nối J61 (POWER). • Ứng dụng: Thí nghiệm phương pháp giao tiếp giữa vi điều khiển với máy tính thông qua các chuẩn kết nối LPT, RS232, USB và PS2. . OUT 1 2 3 4 5 6 7 8 WR PB6 PC1 D2 PB2 PC6 D4 D3 VCC D0 PA0 WR D0 D4 PC2 D1 PA7 PA3 D4 D0 PA6 C57 104 8 255 PA5 D6 D1 C61 104 PB3 D1 D6 J 95 DATA IN 1 2 3 4 5 6 7 8 PA1 C60 104 8 255 D1 PB0 2 45 D4 RD D7 U47A 7402 2 3 1 147 J100 CS8 255 1 2 D0 A1 D2 PA4 D2 U47B 7402 5 6 4 PB7 PA2 17 8 255 34 33 32 31 30 29 28 27 4 3 2 1 40 39 38 37 18 19 20 21 22 23 24 25 14 15 16 17 13 12 11 10 26 7 5 36 9 8 35 6 D0 D1 D2 D3 D4 D5 D6 D7 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 VCC GND RD WR A0 A1 RESET CS 57 3A D5 WR U 45 7 457 3 2 3 4 5 6 7 8 9 11 1 19 18 17 16 15 14 13 12 10 20 D0 D1 D2 D3 D4 D5 D6 D7 LE OE Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 GND VCC D0 GND J98 CS2 45 1 2 D7 57 3B J107 POWER 1 2 3 D0 D2 PC3 D2 D7 +5V D6 D3 U42. nối J147 (POWER). • Ứng dụng: o Thí nghiệm phương pháp kết nối các vi mạch RTC với vi điều khiển. o Thí nghiệm lập trình ứng dụng thiết kế đồng hồ số sử dụng vi mạch RTC kiểu song song.