Kapitel 16 · POST-Code-Testkarten 571 Für das Testen selbst entwickelter Hard- und Software kann das Anwen- derprogramm in den meisten Fällen aus der Entwicklungsumgebung heraus im Single-Step abgearbeitet werden. Die Kontrolle der Daten ist dann auf der Siebensegmentanzeige problemlos durchführbar. Doch wie kann man die Daten interpretieren, die durch eine Software generiert werden, auf die man keinen direkten Zugriff (kein Quellprogramm) hat? Die Daten werden nur so vorbeisausen, und die zu analysierenden Bytes sind nicht erkennbar. Abhilfe schafft hier der Hardware-Step, der auf dieser POST-Code-Karte realisiert ist. Mit einem Schalter kann zwischen zwei Betriebsarten gewählt werden. Im Run-Modus läuft die Software wie üblich ungehindert ab. Im Step-Mode hingegen kann jede Software angehalten werden. Eine Taste ermöglicht dann den nächsten Step. Dies funktioniert mit jedem Programm, sei es in der Initialisierungsphase, bei der man sich einmal in Ruhe anschauen möchte, was während des Boot im Einzelnen abläuft, oder sogar für das Verlangsamen eines Computer - spiels. Die POST-Code-Karte kann jedoch noch mehr. Das Vorhandensein der Versorgungsspannungen wird über vier Leuchtdioden detektiert. Dadurch ist die Kontrolle der Spannungen auch ohne ein Voltmeter mög - lich, und ein Netzteil- oder Verdrahtungsfehler kann leicht festgestellt werden. Mithilfe einer weiteren Leuchtdiode wird der Bustakt visualisiert. Mit Jumpern kann hierfür festgelegt werden, in welchen Zeitabständen die dazugehörige Leuchtdiode blinken soll. Der Takt lässt sich dadurch in unterschiedlich schnellen Systemen zur Anzeige bringen, da durch den Jumper festgelegt wird, um welchen Faktor der Takt heruntergeteilt wird. Bild 16.1: Die POST-Code-Karte ist eine universelle Testkarte für alle PCs mit einem ISA-Slot. Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. ISA-POST-Code-Karte 572 0 magnum Die Eigenschaften und Funktionen der POST-Code-Karte im Überblick: ࡯ Anzeige der POST-Codes eines PC durch Siebensegmentanzeigen im Hex-Code ࡯ Einstellbare I/O-Adresse im Bereich von 000h–3FFh ࡯ Anzeige der eingestellten I/O-Adresse durch Siebensegmentanzeigen im Hex-Code ࡯ Anschlussmöglichkeit für eine externe Anzeige, die man beispiels- weise an der PC-Front montieren kann ࡯ Daten beliebiger I/O-Ports sind darstellbar ࡯ Step-Modus ࡯ Kontrolle der Versorgungsspannungen durch LEDs ࡯ Visualisierung des Bustaktes durch LED ࡯ ISA/EISA-Kompatibilität ࡯ Verwendung von Standardbauelementen 16.2.1 Schaltungsbeschreibung Die Karte verwendet die folgenden Leitungen des ISA-Bus (PC-Slot), wobei die anderen Signale des ISA-Bus hier nicht weiter relevant sind: D0–D7 (Pins A2–A9): Die acht Datenleitungen. IORE (Pin A10): Input/Output Channel Ready (IO CH RDY), durch ein Low werden die Buszyklen verlängert. Der Systembus kann angehalten werden. AEN (Pin A11): Address Enable, ist der Ausgang High, hat der DMA- Controller die Kontrolle über den Systembus. Bei einem Low hat der Prozessor die Kontrolle. Bild 16.2: Die Spannungen und der Bustakt (CLK) des PC werden über Leuchtdioden angezeigt. Mit einem Schalter kann vom Run- in den Step-Mode geschaltet werden. Gesteppt wird dann mit jedem Druck auf den Taster. Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. Kapitel 16 · POST-Code-Testkarten 573 A0–A9 (Pins A31–A22): Die Adressleitungen für die Dekodierung des I/ O-Bereiches. IOW (Pin B13): Input Output Write, mit einem Low werden Daten zur Karte geschrieben. CLK (Pin B20): Bus Clock (BCLK), der ISA-Bustakt von 8 MHz. + 5V, -5V, +, 12, -12 (Pins B3, B5, B9, B7): Die Spannungsanschlüsse. GND (Pins B1, B10, B31): Die Ground-Anschlüsse (Masse). Die Daten des ISA-Bus werden an den Daten-Flip-Flop-Baustein 74ALS574 (Latch) geführt. Der Baustein ist immer aktiviert, da der Enable-Eingang (EN, Pin 1) auf Ground gelegt ist. Mit einer ansteigen - den Signalflanke am Clock-Eingang (CI, Pin 11) werden die Daten in den Baustein übernommen und bleiben so lange gespeichert, bis die nächste ansteigende Flanke erscheint. Die Flanke wird aus der Adressen-Deko - dierung gewonnen. Die Adressen (A9–A0) und die Signale IOW und CLK werden über die Bus-Transceiver- Bausteine 74LS245 an die Adressenvergleicher-Bau - steine 74LS688 und 74LS85 geführt. Für die eigentliche Funktion sind die Transceiver nicht nötig. Sie werden hier als Treiber (Buffer) verwen - det, damit die Bus-Signale nicht unnötig belastet werden. Im Prinzip hät- ten hier auch die Buffer 74LS244 verwendet werden können, doch ihre Pinbelegung erschien für das Layout dieser Platine nicht so günstig. Die vom ISA-Bus ankommenden Adresssignale werden mit derjenigen Adresse verglichen, die mit den DIP-Schaltern eingestellt worden ist. Es werden 10 Schalter benötigt, und der Schalterblock setzt sich aus einem 8- und einem 4-poligen DIP-Schalter zusammen, wobei zwei Kontakte nicht belegt sind. Hier wurde der 4-polige Typ gewählt, weil er im Gegensatz zu einem 2-poligen in jedem Bastlerladen erhältlich ist. In der On-Stellung sind die Schalter an Masse geschaltet, dies entspricht einem Low. In der Off-Stellung hingegen liegen die Eingänge der Adres - senvergleicher-Bausteine jeweils über einen 4,7 k -Widerstand an +5V, dies entspricht einem High. Für acht Widerstände kommt ein Wider - standsarray (RN1) zum Einsatz, welches 8 einzelne Widerstände enthält. Wahlweise ist auch der 10-polige Array-Typ mit Widerständen einsetz - bar. Für die beiden übrigen Pull-up-Widerstände werden einzelne Bauele- mente (R6, R7) verwendet. Die Zuordnung der Adressleitungen zu den einzelnen Schaltern ist in Tabelle 16.1 angegeben. Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. ISA-POST-Code-Karte 574 0 magnum Bild 16.3: Die Schaltung der ISA-POST-Code-Karte Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. Kapitel 16 · POST-Code-Testkarten 575 Die Adressleitungen A9 bis A2 werden im Baustein 74LS688 mit den Schalterstellungen des Schalters 1 (SW1) verglichen. Des Weiteren wird das Signal AEN an den Eingang /G (Enable) geführt. Nur wenn sich dieses Signal auf Low befindet, findet eine I/O-Übertra- gung statt, und dann ist auch die anliegende Adresse gültig. In EISA-Sys- temen, in denen diese Karte ebenfalls verwendet werden kann, ist AEN jedoch auch bei einer I/O-Operation Low. Daher befindet sich ein Jum - per auf der Platine, mit dem das AEN-Signal permanent auf Low gesetzt werden kann. Das AEN-Signal wird dann nicht ausgewertet. Für die hier beschriebenen Anwendungsfälle ist dies zulässig. Die Adressleitungen A1 und A0 werden im Baustein 74LS85 mit den Schalterstellungen des Schalters 2 (SW2) verglichen. In den Vergleich wird ebenfalls das Schreibsignal IOW mit einbezogen. Ist es Low, werden Daten geschrieben, und dann ist die anliegende Adresse gültig, und der Ausgang des 74LS85 (P=Q, Pin 6) geht auf High. Der Ausgang des Vergleichers 74LS688 geht dagegen auf Low, wenn der Adressenvergleich positiv ausfällt. Aus diesem Grunde wird dieses Signal mit einem Gatter des 74LS00 (IC6) invertiert. Das Ausgangssignal des 74LS85 und das invertierte Ausgangssignal (High) des 74LS688 werden mit einem zweiten Gatter des 74LS00 verknüpft. Die Gatter des 74LS00 sind NAND-Gatter (Nicht-Und), und der Aus- gang wird nur dann Low, wenn sich beide Eingänge auf High-Potenzial befinden. Dies ist bei dieser Interface-Schaltung der Fall, wenn: 1. die eingestellte Adresse mit der gesendeten übereinstimmt, 2. zur Karte geschrieben wird (IOW=Low), Schalter 2 Schalter 1 DIP-Schalter Nr. 4 3 2 1 8 7 6 5 4 3 2 1 Adressleitung X X A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 Schalterstellung für Adresse 80h X X On On On On On On On Off On On Pegel X X 0 0 0 0 0 0 0 1 0 0 entspricht 0 8 0 Schalterstellung für Adresse 3F8 X X On On On Off Off Off Off Off Off Off Pegel X X 0 0 0 1 1 1 1 1 1 1 entspricht 8 F 3 Tab. 16.1: Die Schalterstellungen für die Adresse 80h, wie sie in Bild 16.1 zu erkennen ist, und die Einstellungen für die Adresse 3F8 Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. ISA-POST-Code-Karte 576 0 magnum 3. das Signal AEN=Low ist oder AEN mit dem Jumper auf Low gesetzt worden ist. Das hieraus erzeugte High – oder genauer die ansteigende Flanke des Sig- nals – steuert die Datenübernahme mit dem Baustein 74ALS574. Die gültigen Daten gelangen an die Bausteine MC14495 (IC9, IC10). Dies sind Siebensegment-Treiber, die auch die hexadezimale Darstellung (A, b, C, d, E, F) der Daten erlauben. Das interne Latch der Treiber wird aus Geschwindigkeitsgründen (es ist zu langsam) nicht verwendet. Daher befindet sich der Eingang LE (Latch Enable) bei allen Siebensegment- Treibern jeweils auf Low. Für die Datenanzeigen (7SEG1, 7SEG2) wird der handelsübliche Typ DL704 mit gemeinsamer Kathode (Pin 4, 12) verwendet. Die eingestellte I/O-Adresse (A0–A9) wird mithilfe von drei weiteren Trei- bern (IC11, IC12, IC13) ebenfalls auf Siebensegmentanzeigen (7SEG3, 7SEG4, 7SEG5) dargestellt. Diese drei Treiber und die dazugehörigen Anzeigen können auch fortgelassen werden, falls die Adressenanzeige nicht gewünscht wird. Bild 16.4: Das Innenleben des MC14495 Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. Kapitel 16 · POST-Code-Testkarten 577 Bild 16.5: Mit dem Baustein MC14495 werden die Siebensegmentanzeigen ange- steuert, die damit auch die hexadezimale Darstellung der Daten beherr- schen. Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. ISA-POST-Code-Karte 578 0 magnum Die am Slot anliegenden Spannungen (+5V, -5V, +12V, -12V) werden über vier Leuchtdioden (D1–D4) angezeigt. Für die 12V-Spannungen ist je ein Vorwiderstand von 680 , für die 5V-Spannungen je einer von 270 notwendig. 16.2.2 Bustaktsignal Eine weitere Leuchtdiode (D5) blinkt im Bustakt. Damit sie auch blinkt und nicht, da der Takt (theoretisch) 4-12 MHz betragen kann, ständig leuchtet, wird dieser mithilfe zweier 74HCT4060-Bausteine herunterge - teilt. Bis zu einem Bustakt von 4 MHz kann zwar auch der Typ CD4060 verwendet werden, doch besser ist auf jeden Fall der schnellere Typ 74HCT4060, weil er auch ein Eingangssignal von 87 MHz noch verarbei - ten könnte. Bild 16.6: Als Siebensegmentanzeigen können die handelsüblichen Typen mit gemeinsamer Kathode wie MAN74A, DL304 und DL704 verwendet werden. Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. Kapitel 16 · POST-Code-Testkarten 579 Mit dem ersten Teiler (IC7) wird die Eingangsfrequenz, die am Pin 11 anliegt, um den Faktor 4096 heruntergeteilt. Bei einem Bustakt von 8,3 MHz beträgt die Eingangsfrequenz für den zweiten Teiler (IC8) damit ca. 2 kHz. Mit einem Jumper (ST1) kann das Teilerverhältnis des zweiten 74HCT4060 festgelegt werden. In Tabelle 16.2 sind die möglichen Tei- lungen angegeben. Ausgang Pin-Nr. Teilung durch Jumperkontakt-Nr. 5 16 1 4 32 2 6 64 3 14 128 4 13 256 5 15 512 6 1 1024 7 2 2048 8 Tab. 16.2: Teilereinstellungen zur Anzeige des Bustaktes Bild 16.7: Mit dem Baustein 74HCT4060 wird der Bustakt heruntergeteilt. Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. ISA-POST-Code-Karte 580 0 magnum Mit den auf der Platine vorgesehenen Teilermöglichkeiten kann in jedem PC der ISA-Bustakt – je nach Wunsch – schneller oder langsamer blin - kend angezeigt werden. Für die Fehleranalyse bei einem Mainboard ist das Taktsignal eine besonders wichtige Messgröße. Ist kein Bustakt fest - zustellen, kann dies an der Takterzeugungsschaltung liegen, die meist aus einem Quarz, der mit 14,318 MHz arbeitet, und einem PLL-Baustein besteht. In der Regel kann zumindest bei ISA-Designs davon ausgegangen wer- den, dass, wenn kein ISA-Bustakt vorhanden sein sollte, die CPU auch nicht läuft. Sie ist dann möglicherweise nicht richtig eingestellt oder auch defekt. Auf älteren Mainboards kann die Umschaltung vom Normal- in den Tur- bomodus weitere Aufschlüsse über das Taktsignal liefern. Auf diesen Mainboards befinden sich dann meist zwei Quarze (oder auch Quarzos - zillatoren), wobei einer für den Normal- und einer für den Turbo-Mode zuständig ist. Ist die Leuchtdiode auf der Platine in keiner Jumperstellung zum Blinken zu bringen, kann angenommen werden, dass ein Fehler in der Takterzeugungsschaltung vorliegt. Ist der Takt in einer bestimmten Schalterstellung jedoch vorhanden, ist einer der Quarzoszillatoren defekt, die sich meist einfach austauschen lassen, da sie in einzelnen Sockeln ein - gesetzt sind. 16.2.3 Step-Modus Für den Step-Modus sind auf der Platine ein Schalter und ein Taster vor- gesehen. Befindet sich der Schalter in der Stellung RUN, ist die freilau- fende Betriebsart eingestellt. Das Bus-Signal IO CHECK READY (IORE) ist in diesem Fall über den Widerstand R8 auf +5V gelegt. Wird der Schalter in die Position STEP umgeschaltet, ist der Step-Mode eingestellt. Der Systembus wird in diesem Fall mit einem Low an IO Bild 16.8: Der Quarz und der PLL-Baustein (ICS9159) sind für die Takterzeugung auf einem Mainboard zuständig. Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark. . übernommen und bleiben so lange gespeichert, bis die nächste ansteigende Flanke erscheint. Die Flanke wird aus der Adressen-Deko - dierung gewonnen. Die Adressen (A9–A0) und die Signale IOW und CLK. Ground-Anschlüsse (Masse). Die Daten des ISA-Bus werden an den Daten-Flip-Flop-Baustein 74ALS574 (Latch) geführt. Der Baustein ist immer aktiviert, da der Enable-Eingang (EN, Pin 1) auf Ground. den DIP-Schaltern eingestellt worden ist. Es werden 10 Schalter benötigt, und der Schalterblock setzt sich aus einem 8- und einem 4-poligen DIP-Schalter zusammen, wobei zwei Kontakte nicht belegt