Bi 4.1: khỏi nim chung v mch dóy Mạch dãy là mạch điện có trạng thái đầu ra ổn định ở thời điểm xét bất kỳ không chỉ phụ thuộc vào trạng thái đầu vào thời điểm đó, mà còn phụ thuộc cả vào trạng thái bản thân mạch điện ở thời điểm tr ớc (trạng thái trong). Chng 4: Mch m v mch ghi dch 1. Khỏi nim chung. 2. c im v phng phỏp miờu t mch dóy. 2.1 c im: Mch dóy phi bao gm cỏc Flip - Flop nh trng thỏi vn cú. 2.2 Phương pháp miêu tả mạch dãy: Sơ đồ khối mạch dãy: Mạch tổ hợp Mạch nhớ x 1 x 2 x i z 1 z 2 z j w 1 w k y 1 y l - Phương trình logic: Theo sơ đồ khối: + X(x 1 , x 2 , , x i ): Là tín hiệu đầu vào ở thời điểm xét t n . + Z(z 1 , z 2 , , z j ): Là tín hiệu đầu ra ở thời điểm t n . + W(w 1 , w 2 , , w k ): Là tín hiệu đầu vào mạch nhớ ở t n (tức là tín hiệu kích đồng bộ của FF). + Y(y 1 , y 2 , , y l ): Là tín hiệu đầu ra mạch nhớ ở t n (tức là trạng thái hiện tại của FF). - Bảng trạng thái: Quan hệ giữa các tín hiệu: + Z(t n ) = F [X(t n ), Y(t n )]: Phương trình đầu ra. + Y(t n+1 ) = F [W(t n ), Y(t n )]: Phương trình trạng thái. + W(t n ) = H [X(t n ), Y(t n )]: Phương trình kích. Bảng liệt kê mối quan hệ giữa Z(t n ), Y(t n+1 ) và X(t n ), Y(t n ). - Đồ hình trạng thái: Là hình vẽ phản ánh quy luật chuyển đổi trạng thái và tình hình các giá trị đầu vào, đầu ra tương ứng của mạch dãy. - Đồ thị thời gian: Biểu thị trực quan mối quan hệ tương ứng các giá trị tín hiệu đầu vào, tín hiệu đầu ra, trạng thái mạch điện về thời gian. . tổ hợp Mạch nhớ x 1 x 2 x i z 1 z 2 z j w 1 w k y 1 y l - Phương trình logic: Theo sơ đồ khối: + X(x 1 , x 2 , , x i ): Là tín hiệu đầu vào ở thời điểm xét t n . + Z(z 1 , z 2 , , z j ):. điểm tr ớc (trạng thái trong). Chng 4: Mch m v mch ghi dch 1. Khỏi nim chung. 2. c im v phng phỏp miờu t mch dóy. 2 .1 c im: Mch dóy phi bao gm cỏc Flip - Flop nh trng thỏi vn cú. 2.2 Phương. Bi 4. 1: khỏi nim chung v mch dóy Mạch dãy là mạch điện có trạng thái đầu ra ổn định ở thời điểm xét bất