1      !"#$%&' ()*'+, /012 34/4/55678587 90:  (/'+1( %&;<-=0>?+, <7-@A7A 2 CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ !"#$%&' '+1(7 3 B4/CBCDC   EEE!F**!GH"! IJKLB 4!7DCBCDCM 4!@NO 4!5MPQCJRJ 4!4MSTBJRJ 4!6DUOMDVMW 4!XDUOMDL 4!YCBCDCC/JZ 4!3CBCDC([I 4!8CBCDC([I 4 B4/CBCDC   EEE!F**!GH"! 4!7DCBCDCM 5 B4/CBCDC   EEE!F**!GH"! 4!7N\J 6 B4/CBCDC   EEE!F**!GH"! 4!7N\J :']''+,*^9_G'1+`12GE?a là mô hình mô tả hoạt động, chức năng của hệ thống dưới dạng mối quan hệ giữa đầu vào, đầu ra, và định thời mà không quan tâm đến cấu trúc bên trong của hệ thống. b]'*'c&>d"H$ được biểu diễn bởi mô tả chức năng, hoạt động của hệ thống bằng ngôn ngữ tự nhiên, giản đồ thời gian (sơ đồ định thời), phương trình logic, bảng trạng thái, lưu đồ giải thuật, đồ hình trạng thái. + Đây là mô hình có mức độ trừu tượng cao nhất, và thường rất thích hợp cho các mục đích mô phỏng, gỡ rối nhanh cho hệ thống. 7 B4/CBCDC   EEE!F**!GH"! 4!7N\J :']'&e"*`f&_*`"&*"`12GE?a là mô hình mô tả cấu trúc bên trong của hệ thống gồm các thành phần con và các kết nối giữa chúng. Mô hình này giống như sơ đồ khối hay mạch nguyên lý của hệ thống. b]'*'c&>d"H$ được mô tả theo mô hình cấu trúc có thể gồm các cấu trúc cổng logic cơ bản, các Flip-Flop… + Kiểu mô tả này cũng độc lập với công nghệ thực hiện mạch, tuy nhiên để tăng tính tối ưu cho mạch, mô hình cấu trúc logic thường này thường sử dụng các cấu trúc logic đã được xây dựng sẵn, hoặc chọn trong thư viện của nhà cung cấp phù hợp với loại công nghệ sử dụng. 8 B4/CBCDC   EEE!F**!GH"! 4!7N\J :']'g*2h_C'#?&12GE?a là mô hình mô tả đặc tính vật lý của hệ thống và thêm vào các thông tin chi tiết cho mô hình cấu trúc như xác định kích thước hay vị trí vật lý của các linh kiện trên bo mạch hay trên phiến bán dẫn, cũng như các đường dẫn vật lý của mối đường kết nối. b]'*'c&>d"H$ biểu diễn mạch in PCB của bo mạch hệ thống, layout của của IC… + Hệ thống số được mô tả ở mức độ chi tiết nhất, tới cấu trúc vật lý bán dẫn, cũng như cấu trúc bên trong những tài nguyên đã sẵn có trong cấu kiện, cách này tối ưu cho việc tổng hợp trên loại cấu kiện, công nghệ đã sử dụng. 9 B4/CBCDC   EEE!F**!GH"! 4!@Di(IOjQO  10 B4/CBCDC   EEE!F**!GH"! 4!@Di(IOjQO :*0c&0,&'^)_`&"*GG2+``1??*+`GG2a Đây là mức mô tả có mức độ trừu tượng thấp nhất. Hệ thống được mô tả theo mô hình cấu trúc sử dụng các cấu trúc cơ bản như Transistor, Điện trở, Tụ điện, … hay theo mô hình hoạt động sử dụng hệ phương trình vi phân. + Ở mức mô tả này hệ thống số được tính toán như một hệ thống tương tự, mà trong đó tín hiệu tín toán theo mức điện áp biến đổi theo gian và có giá trị trong khoảng liên lục. Hệ thống cũng có thể đươc mô tả theo mô hình vật lý sử dụng cấu trúc bán dẫn của các cấu kiện và kết nối giữa chúng. [...]... BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.3.2 Testbech cho mạch tổ hợp Trường hợp 2: Viết mô tả xung clock 1, clock2 có chu kỳ 100 ns www.ptit.edu.vn 34 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.3.2 Testbech cho mạch tổ hợp Ví dụ tạo dạng sóng www.ptit.edu.vn 35 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.3.3 Mô tả mạch logic cơ bản... GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.3.2 Testbech cho mạch tổ hợp Sơ đồ tổng quát chương trình thử Testbench đơn giản www.ptit.edu.vn 31 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.3.2 Testbech cho mạch tổ hợp Sơ đồ tổng chương trình thử Testbench đầy đủ www.ptit.edu.vn 32 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.3.2 Testbech cho mạch. .. GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.1.3 Phương pháp mô tả theo mô hình luồng dữ liệu RTL a Mô tả mạch logic tổ hợp www.ptit.edu.vn 21 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ b Mô tả mạch tuần tự Tiến trình hoạt động theo clock có thể được mô tả thành tiến trình đồng bộ hoặc tiến trình không đồng bộ www.ptit.edu.vn 22 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG... www.ptit.edu.vn 26 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ Mô tả thành 2 process độc lập cho mạch tuần tự và mạch tổ hợp độc lập Kết hợp mạch tổ hợp và tuần tự trong một process www.ptit.edu.vn 27 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.3 THIẾT KẾ MẠCH TỔ HỢP DÙNG VHDL Mở đầu Chương này sẽ trình bày các mô hình cấu trúc lệnh tạo mạch tổ hợp sau: -Các cấu... GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ www.ptit.edu.vn 14 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ Ví dụ: Mô tả theo mô hình cấu trúc Mô hình cấu trúc mức hệ thống điển hình của hệ thống số Trong đó hệ thống số được xây dựng từ các khối chính như Vi xử lý, Bộ nhớ, giao tiếp bộ nhớ,… www.ptit.edu.vn 15 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ... BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ Mô tả theo mô hình cấu trúc (tt) Mô tả theo mô hình cấu trúc là mô tả các phần tử con bên trong hệ thống và sự kết nối của các phần tử con đó Ví dụ: Viết VHDL mô tả theo mô hình cấu trúc một thanh ghi 4 bit được xây dựng từ 4 triger D www.ptit.edu.vn 18 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.1.2 Phương pháp mô tả... lệnh tạo mạch tổ hợp sau: -Các cấu trúc tập lệnh -Testbench cho mạch - Mạch mã hóa, giải mã -Mô tả mạch logic cơ bản - Mạch ghép kênh - Mạch mạ hóa ưu tiên -Bộ đệm - Bộ cộng - Mạch kiểm tra chẳn lẽ - ALU www.ptit.edu.vn 28 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.3.1 Cấu trúc tập lệnh dùng cho mô tả mạch tổ hợp Mạch logic tổ hợp có thể mô tả bằng các cấu trúc lệnh song, tuy nhiên... trong các hệ thống phức tạp, đa dụng như các bộ vi xử lý 24 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ Ví dụ - Mô hình cấu trúc mức RTL www.ptit.edu.vn 25 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.2 MÔ HÌNH RTL (tt) 4.2.1 Khối Datapath Datapath RTL gồm các khối thanh ghi và các khối mạch logic tổ hợp, được mô tả bằng các tiến trình tổ hợp (combinatorial process)... điểm của phương pháp này là nhập thiết kế nhanh, nhưng cấu trúc của phần cứng thường không rõ Ví dụ: mô tả chức năng hệ thống là: Nếu mỗi khi có một sensor nào đó được kích hoạt, thì hệ thống kiểm tra mã bàn phím Nếu sau 20 giây mà không có mã bàn phím nhập đúng nhập vào thì còi báo động sẽ được bật lên www.ptit.edu.vn 19 BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.1.2 Phương pháp. ..BÀI GIẢNG: THIẾT KẾ LOGIC SỐ CHƯƠNG 4- PHƯƠNG PHÁP THIẾT KẾ SỐ 4.2 CÁC MỨC ĐỘ TRỪU TƯỢNG TRONG MÔ TẢ HỆ THỐNG SỐ Mô tả mức logic (Logic Lever or Gate Level): Hệ thống được mô tả sử dụng các cấu trúc cổng logic sơ bản như AND, OR, XOR, MUX, phần tử nhớ cơ bản như Flip-Flops… Tín hiệu được biểu diễn theo các mức logic ‘0’, ‘1’ và hoạt động vào- ra được tính toán . thì còi báo động sẽ được bật lên. G**# Security_1 ? F+`* (Clk, Reset : std _logic • Keypad  std _logic_ vector (3 downto 0) ; Front_Door, Rear_Door, Window  boolean ; Alarm_Siren. thống được mô tả sử dụng các cấu trúc cổng logic sơ bản như AND, OR, XOR, MUX, phần tử nhớ cơ bản như Flip-Flops… Tín hiệu được biểu diễn theo các mức logic ‘0’, ‘1’ và hoạt động vào- ra được. gồm các cấu trúc cổng logic cơ bản, các Flip-Flop… + Kiểu mô tả này cũng độc lập với công nghệ thực hiện mạch, tuy nhiên để tăng tính tối ưu cho mạch, mô hình cấu trúc logic thường này thường