Đang tải... (xem toàn văn)
1 Mạch có đầu ra Z =1 khi đầu vào U và V bằng nhau trong 3 xung nhịp liên tục Phần mềm Proteus 2 Mục lục Đề bài I Phân tích đề bài 3 II Sơ đồ khối 4 III Thiết kế cụ thể cho từng khối 4 3 3 1 Mạch đếm.
Mạch có đầu Z =1 đầu vào U V xung nhịp liên tục Phần mềm: Proteus Mục lục Đề I Phân tích đề II Sơ đồ khối III Thiết kế cụ thể cho khối 3.3.1:Mạch đếm bit 3.3.2: Mạch nhớ trạng thái xung nhịp lần 3.3.3: Mạch giữ trạng thái xung nhịp lần IV Sơ đồ mạch hoàn chỉnh 14 Đề : Xây dựng mạch, mạch dãy có hai đầu vào U V, đầu Z Z=1 U V nhaui xung nhịp liên tục Các trường hợp khác Y(t)=0 Ví dụ: 10 11 12 U(t) 1 0 0 1 1 V(t) 0 0 1 1 Y(t) 0 0 0 1 t Thiết kế mạch thực chức cách sử dụng trigger JK? I Phân tích đề Xung nhịp đầu vào U = V, tức U =1 V=1 cịn U=0 V=0 Khi mạch có đầu vào xung nhịp liên tiếp đầu Z hay Y xung nhịp thứ cho kết Từ ta thấy có hai khả xảy ra, xung nhịp liên tiếp xung nhịp lần thứ khác Hai xung nhịp lần thứ nhau.Ở khả thứ nhất, xung nhịp lần thứ cho đầu Z = đầu xung nhịp phải=0 Khả thứ hai đầu xung nhịp kế phải = II Sơ đồ khối Khối nguồn Khối nhập liệu Khối tạo xung Khối xử lí liệu III Thiết kế cụ thể khối 3.1 Khối tạo xung Ta sử dụng IC555 để tạo xung vuông cấp cho khối xử lý liệu với tần số Nhưng tốt thiết kế cấp xung vuông với tần số Hz Chức chân IC555: Để tạo xung vng có tần số 1Hz ta mắc sau: Cơng thức để tính tần số xung vuông mà IC555 tạo là: Cụ thể : 3.2 Khối nhập liệu Ta sử dụng LOGICSTATE để nhập đầu vào U V Nối LOGICSTATE vào cổng logic XOR, đầu cổng XOR nối vào cổng NOT Đầu vào 1 0 Đầu vào 1 Bảng trạng thái cổng XOR Đầu 1 Do đầu cổng XOR nối với cổng NOT nên nhập đầu vào “cùng xung nhịp” , “1-1” , “0-0” đầu mang giá trị nhập đầu vào khơng xung nhịp đầu mang giá trị Khối nhập liệu -Đồng thời vị ví từ cổng XOR tới cổng NOT, ta nối với đầu vào cổng OR_2 Mà đầu cổng OR nối với chân R Tri gơ đếm bit 3.3 Khối xử lí liệu 3.3.1,Mạch đếm bit Tri gơ JK J 1 K Q 1 Q’(Q đảo) Q Bảng trạng thái Tri gơ JK Sơ đồ khối tri gơ JK Trên thực tế Tri gơ JK thường nối thêm đầu vào không đồng chân S(Preset) chân R (Reset) Hai chân tác động cách truyền giá trị vào Hai chân tác động lên Tri gơ có xung clock (xung vng) hay khơng Khi truyền cho chân S Q mang trạng thái Cịn truyền cho chân R Q mang trạng thái Không truyền cho hai chân S R trạng thái lúc trạng thái cấm, tri gơ không hoạt động Tri gơ JK dùng -Tạo đếm bit: Sử dụng tri gơ JK cổng AND_2 Mạch mắc hình sau: Đầu Q Tri gơ hiển thị giá trị 000, 001, 010, 011, 100… ứng với số 0,1,2,3,4… hệ thập phân đầu vào JK mang giá trị chân Clock kích thích sườn dương 3.3.2 Mạch nhớ trạng thái xung nhịp lần Nối đầu Q Tri gơ đếm bit với cổng Logic kết thúc nối vào cổng OR_3, cổng OR_3 đưa mức logic ta nhập xung nhịp lần (lúc đầu Q tri gơ đếm bit hiển thị 010 tương ứng với số hệ thập phân) đưa qua cổng NOT để biến mức logic thành logic truyền đến chân JK mạch nhớ xung nhịp lần Khi ta nhập lần thứ xung nhịp, chân JK truyền sẵn mức Logic 1, chân Clock nối với nguồn xung nên Tri gơ nhớ(U26:A) Q từ mức logic thành mức logic Từ Tri gơ nhớ lần thứ xung nhịp ta nối lối Q với cổng AND_3 10 - đầu vào lại cổng AND_3 từ đường truyền từ khối nhập liệu đến chân JK Tri gơ qua cổng NOT; Đầu cổng AND_3 (trong nhớ lần xung nhịp) Cổng AND_3 kích hoạt đưa giá trị đầu vào mang giá trị logic Khi cổng AND đưa giá trị gán vào chân JK Tri gơ kế tiếp(U26:B) mức logic Đồng thời có xung clock tác động nên Tri gơ (U26:B) nhớ Đầu Q mang mức logic Đầu Q nối với đầu vào cổng OR_2 thuộc đầu Y Nối thêm Tri gơ với tri gơ (U26:B) Đầu vào Tri gơ đầu Tri gơ U26:B Nối Q Tri gơ với chân R Tri gơ nhớ lần xung nhịp.Khi truyền xung Clock tới tri gơ Q từ mang logc thành Từ reset tồn Tri gơ trở lại giá trị ban đầu 11 Mạch nhớ trạng thái xung nhịp lần 3.3.3 Mạch giữ trạng thái xung nhịp lần Nối đầu Q đếm bit vào cổng logci vào cổng AND_3 cho đếm bit trạng thái 12 100 (số ) đầu cổng AND_3 mang giá trị logic Nối đầu cổng AND_3 với đầu vào cổng AND_2 nối với chân S Tri gơ 34:A; đầu vào cổng OR nối với chân R Tri gơ đếm bit, đầu vào cổng OR_2 thuộc đầu Y Khi đầu AND_3 mang mức logic đồng thời cấp cho xung nhịp cho cổng AND_2 đầu cổng AND mang mức logic truyền mức logic cho chân S Tri gơ 34:A Tri gơ 34:A vào trạng thái nhớ lần nhập xung nhịp, Q mang giá trị logic Nối đầu Q với chân S với Tri gơ đếm bit Để đầu Tri gơ ln mang giá trị Do nối với chân R tri gơ lại đếm bit nên đầu Q Tri gơ lại mang giá trị Vậy mạch giữ trạng thái 100 (số 4) ta nhập xung nhịp giống 13 Mạch giữ trạng thái xung nhịp lần IV MẠCH HOÀN CHỈNH 14 15 -Nút bấm : Có tác dụng Enter liệu xung vào mạch -ENDBiên soạn: Hoàng Nguyễn 16