Đang tải... (xem toàn văn)
Quá trình phát triển và một số nét đặc trưng của các thế hệ máy tính ¨ Định luật Moore ¨ Một số thành phần cơ bản của máy tính cá nhân ngày nay ¨ Giải thích các khái niệm wafer, chip, chipset ¨ Mô hình abstraction layers
HỆ THỐNG MÁY TÍNH 06 – Mạch Logic Mạch số ă ă L thit b in t hot ng vi mc in ỏp: Ô Cao: th hin bng giỏ tr lun lý (quy c) l Ô Thp: thể giá trị luận lý (quy ước) Được xây dựng từ thành phần l cng lun lý (logic gate) Ô Cng lun lý thiết bị điện tử gồm / nhiều tín hiệu đầu vào (input) tín hiệu đầu (output) ă Ô output = F(input_1, input_2, , input_n) Ô Tựy thuộc vào cách xử lý hàm F tạo nhiều loại cổng luận lý Hiện linh kiện để tạo mạch số transistor Cổng luận lý (Logic gate) Tên cổng Hình vẽ đại diện Hàm đại số Bun AND x.y hay xy OR x+y XOR xÅ y NOT x’ hay x NAND (x y)’ hay x.y NOR (x + y)’ hay x + y NXOR (x Å y)’ hay x Å y Bảng chân trị AND OR NOT A B out A B out 0 0 0 0 1 0 1 1 1 1 A out 1 Bảng chân trị NAND NOR XOR A B out A B out A B out 0 0 0 0 1 0 1 1 0 1 1 1 1 Lược đồ Venn A A A+B A.B A.B A+B Lược đồ Venn Ví dụ cổng luận lý Ví dụ mạch số Một số đẳng thức 10 x+0=x x.0=0 x+1=1 x.1=x x+x=x x.x=x x + x’ = x x’ = x+y=y+x xy = yx x + (y + z) = (x + y) + z x(yz) = (xy)z x(y + z) = xy + xz x + yz = (x + y)(x + z) (x + y)’ = x’.y’ (De Morgan) (xy)’ = x’ + y’ (De Morgan) (x) = x Thanh ghi dch (Shift Register) 79 ă ¨ Thanh ghi dịch bit U1(D) = 01001100… U4(Q) = 00000100 80 B m (Counter) 81 ă Mch đếm đồng nhị phân bit (0 15) Số Ngõ sau có Trị thập xung vào xung vào phân 82 Q3 Q2 Q1 Q0 Xoá 0 0 0 1 0 0 1 0 1 1 1 0 0 10 1 10 11 1 11 12 1 0 12 13 1 13 14 1 14 15 1 1 15 16 0 0 17 0 1 Mạch đồng 83 Ngõ nhập Ngõ xuất Mạch tổ hợp (Combination Circuits) Mạch lật lề (Flip-Flop) Xung đồng h (Clock pulse) ă Mch tun t c xỏc nh bi: Ô Cỏc ngừ nhp ngoi Ô Cỏc ngừ xut ngoi Ô Trng thỏi nh phõn ca mch lt ă Trạng thái kế mạch lật = F(Trạng thái ti, Cỏc ngừ nhp ngoi) ă Thit k mch tun tự Xác định dạng mạch lật Input chúng Thiết kế mạch – Bước 84 ă u tiờn phi xỏc nh dựng dng mch lt gỡ (RS / JK / D / T) ă Lập lược đồ trạng thái mạch lật dựa c t mch ban u ă Cú cỏch biu diễn 0/0 00 0 0/0 00 11 1/0 01 0/0 0/0 1/1 11 1 1 01 10 10 1/0 1/1 0 (Bước tip tc) 85 ă Thay vỡ dựng lc đồ trạng thái, ta lập bảng trạng thái mạch lật Trạng thái Giá trị ngõ Trạng thái kế Q(t) nhập Q(t +1) Ngõ xuất mch lt ă Ngừ xut mch lt n x Ngõ xuất mạch lật … Ngõ xuất mạch lật n Trạng thái kế mạch lật: Dựa mô tả đề Thiết kế mạch – Bc 86 ă Lp bng kớch thớch Ô Nhim vụ phải xác định làm để có ngõ nhập vào mạch lật từ ngõ nhập ngoi x Ô Lu ý ngừ nhp vo mch lt != ngõ nhập ngồi n Ví dụ: x != D1, D2 x ~1PR D1 q1 1D 1Q D2 ~1PR q2 1D 1Q z 1CLK ~1Q ~1CLR Clock 1CLK ~1Q ~1CLR Bảng kích thích 87 Mạch lật RS / SR Mạch lật JK Q(t) Q(t+1) S R Q(t) Q(t+1) J K 0 x 0 x 1 0 1 x 0 1 x 1 x 1 x Mạch lật D Mạch lật T Q(t) Q(t+1) D Q(t) Q(t+1) T 0 0 0 1 1 0 1 1 1 Thiết kế mch tun t Bc 88 ă Tỡm phng trình đại số xác định ngõ nhập mạch lật từ bng kớch thớch (Hm ngc) Ô Cú n mch lt n ngừ mch lt A1An Ô Suy phương trình ngõ nhập mạch lật có n + bin bao gm: Ô n n bin A1An n biến x (ngõ nhập ngoài) Dùng biểu đồ Karnaugh + bảng kích thích để xác định phương trình hàm ngõ nhập mạch lật Thiết kế mạch – Bước 89 ă V s mch da trờn phng trình hàm ngõ nhập x ~1PR D1 q1 1D 1Q D2 ~1PR q2 1D 1Q z 1CLK ~1Q ~1CLR Clock 1CLK ~1Q ~1CLR Bi minh ho 90 ă Xem ví dụ minh hoạ giáo trình “Kiến trúc máy tính” – Thầy Nguyễn Minh Tuấn, trang 42-45 91 Một số tập thiết kế mạch Bài – Digital Clock v.1 ă Thit k ng h vi mt s thể số từ đến nút bấm A, B Nếu bấm nút A, số thể tăng lên Nếu bấm nút B, số thể hin gim i ă Cn: Adder, MUX 92 Mt số tập thiết kế mạch Bài – Digital Clock v.2 ă Thit k ng h bm giõy vi mặt số thể số từ 00 đến 63 nút bấm A, B Bấm nút A để start / stop Khi đồng hồ trạng thái stop, bm nỳt B s xoỏ v ă Cn: Counter, MUX 93 Một số tập thiết kế mạch Bi Digital Clock v.3 ă Thit k ng hồ bấm giây với mặt số thể số từ 00 đến 63 nút bấm A, B, C Bấm nút A để start / stop Khi đồng hồ trạng thái stop, bấm nút B tăng lên 1, bấm nút C giảm 1, bấm đồng thời B C xoá 00