Thông tin tài liệu
Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 1
CÁC BỘ THÍ NGHIỆM
VỀ HỆ THỐNG VI XỬ LÝ
SƠ ĐỒ KHỐI CỦA THIẾT BỊ THÍ NGHIỆM VI
XỬ LÝ
CÁC BÀI THÍ NGHIỆM VÀ ỨNG DỤNG
TRUYỀN SỐ
LIỆU
μ
PM
-
302
CHUYỂN ĐỔI AD
μPM-304
CHUYỂN ĐỔI DA
μPM-305
Đ/K MA TRẬN LED
VÀ BÀN PHÍM
μ
PM
-
303
TRUYỀN SỐ
LIỆU RS-232C
μ
PM
-
301
ĐIỀU KHIỂN
ĐỘNG CƠ DC
μPM-307
BỘ NẠP VÀ MÔ
PHỎNG ROM
μPM-308
ĐIỀU KHIỂN ĐỘNG
CƠ BƯỜC
μ
PM
-
306
ỨNG DỤNG QUANG BÁO
MICROCOMPUTER
PC BUS
-
2
COM2
THIẾT BỊ CHÍNH
PART A
PART B
I/O CONTROL
PART
C
PART
D
TEST BOARD
Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 2
BÀI 1: THIẾT BỊ CHÍNH μPTS-31
(MICROPROCESSOR
TRAINNING SYSTEM - 31)
MỤC ĐÍCH THÍ NGHIỆM
Giúp sinh viên bằng thực nghiệm khảo sát các vấn đề chính sau đây :
- Giao tiếp với máy tính thông qua khe cắm mở rộng (open slot).
- Dùng 8255A điều khiển nhập / xuất dữ liệu.
-
THIẾT BỊ SỬ DỤNG
1. Bộ thí nghiệm μPTS-31.
2. Máy vi tính.
PHẦN I : CƠ SỞ LÝ THUYẾT
I. GIỚI THIỆU
Máy vi tính chính là một hệ thống vi xử lý lớn và hoàn hảo, trong máy tính đã
cung cấp các khe cắm mở rộng trên đó có đầy đủ các bus địa chỉ (address bus), bus dữ
liệu (data bus) và bus điều khiển (control bus) như một hệ thống vi xử lý thông
thường. Ngoài ra các hệ thống giao tiếp của máy tính như màn hình, bàn phím, chuột
và các phần mềm giúp ta dễ dàng ghi và thử giải thuật cho một đoạn chương trình
mong muố
n. Sau đó từ giải thuật này ta chuyển sang ngôn ngữ cho từng loại vi xử lý
riêng. Ngoài ra nó còn dễ dàng giúp cho người nghiên cứu về Vi xử lý thấy được bằng
thực tế các vấn đề khi xây dựng và thiết kế các hệ thống vi xử lý.
Đặc điểm của thiết bị chính μPTS-31 nó tương thích với các máy tính IBM PC.
Ngôn ngữ lập trình có thể dùng các ngôn ngữ thông dụng, dễ học như Pascal,
Assembly, QBasic, C++ Ngoài ra các bộ đệm, bộ phối h
ợp cho phép điều khiển trực
tiếp Relay, Led, ma trận LED, bàn phím, loa, động cơ,
Các thiết bị có trong bộ thí nghiệm vi xử lý:
– Các mạch giao tiếp I/O độc lập cho phép nối với các hệ thống khác.
– Trên thiết bị chính có 1 TEST BOARD để dễ dàng trong khi thí nghiệm và
thiết kế.
– Sử dụng các khối Module đi kèm để thực hành và thí nghiệm.
– Các phần chương trình đi kèm viết bằng hợp ngữ (Assembly) cho m
ột số
ứng dụng minh họa như truyền dữ liệu, quang báo
II. ĐẶC TÍNH KỸ THUẬT CỦA BỘ THIẾT BỊ CHÍNH
1. Hệ thống μPTS-31 tương thích được với các hệ thống máy tính IBM PC .
2. Cho phép ghép nối với cổng RS-232C của máy để thực hiện các bài thí
nghiệm về truyền số liệu qua cổng COM.
3. Có bộ đệm dữ liệu và giải mã địa chỉ
để có thể giao tiếp với máy tính qua
khe cắm mở rộng.
Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 3
4. Có các bộ đệm Nhập / Xuất (I/O) để có thể cho phép điều khiển trực tiếp
relay, LED, loa
– Cho phép xuất ra các Port A, B, C của 8255A để cho phép nối μPTS-31
với các thiết bị ngoài trong các bài thí nghiệm và ứng dụng.
– Có các ngõ ra relay.
– Có ngõ ra loa để thí nghiệm điều khiển tương tự hay cảnh báo.
– LED 8 bit để hiển thị dữ liệu khi xuất từ máy tính ra thiết bị chính μPTS-31.
5. Có các linh kiệ
n I/O lập trình được, đưa ra các chốt cắm giúp cho người sử
dụng có thể kết nối với các thiết bị ngoài khác.
6. Ngoài ra để phục vụ cho các bài thí nghiệm trên bộ μPTS-31 còn có các
chốt nguồn cung cấp có các mức như sau:
♦ +5V/ 2A: Do đa số các bài thí nghiệm và linh kiện sử dụng là TTL cho nên
cần nguồn +5V có dòng lớn.
♦ -5V/0,5A: Ta chỉ cần 0,5A bởi vì nó chỉ sử dụng trong 1 số ít trường hợp.
♦
+12V/0,5A.
♦ -12V/0,5A.
III. CARD GIAO TIẾP PCBUS-2
Để giao tiếp và điều khiển từ máy tính tới các thiết bị khác mà cụ thể trong bộ
thí nghiệm này là một CARD giao tiếp lập trình được để điều khiển thiết bị chính như
màn hình, ổ đĩa, chuột và để điều khiển được 1 số lượng lớn thiết bị, đồng thời đáp
ứng được các chương trình ứng d
ụng của phần thí nghiệm, thiết bị μPTS-31 dùng
phương pháp ghép nối qua khe cắm mở rộng của máy tính. Do chỉ cần sử dụng
đường dữ liệu 8 bit cho nên bộ μPTS-31 dùng khe cắm ISA 8 bit. Thiết bị μPTS-31
chọn vùng địa chỉ còn trống từ 300h tới 31Fh sử dụng cho không gian địa chỉ của Port
I/O. Nếu trong một số máy tính có sự trùng lắp địa chỉ thì ta vẫn có thể dùng các
chuyển mạch DIP SW để
dời sang vùng địa chỉ khác.
CARD PCBUS – 2 được thiết kế như sau:
– Đầu tiên để giải mã địa chỉ cho Card hay nói khác đi là cho thiết bị μPTS-
31, ta dùng phương pháp giải mã bằng cách dùng công tắc để chọn. Trong
mạch dùng một bộ so sánh 8 bit 74 LS688, khi các địa chỉ từ A5 tới A12
tương ứng với giá trị trên các đường của DIP SW thì ở chân 19 của U2 sẽ
tạo ra mức THẤP. Chân này sẽ là đường tín hiệu chọn thiết bị
chính (
CS
).
vị trí cho các công tắc trên DIP SW được ghi trên bảng sau:
Bảng 1.1:
Địa chỉ A15 A14 A13 A
12
A
11
A
10
A
9
A
8
A
7
A
6
Ạ
5
A
4
A
3
A
2
A
1
A
0
DIP SW D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
0300h 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0
031Fh 0 0 0 0 0 0 1 1 0 0 0 1 1 1 1 1
Từ đó ta thấy với địa chỉ đầu là 300h tức khi đó các giá trị của các đường địa
chỉ không dùng để chọn (từ A
4
tới A
0
) sẽ là 00000b và tại địa chỉ cuối tức là (từ A
4
tới
A
0
) sẽ là 11111b từ bảng ta có giá trị DIP SW là D
4
= D
3
= 1 còn các giá trị còn lại
bằng 0.
Các đường dữ liệu được đệm nhờ 74LS245 để bảo vệ các đường dữ liệu của
máy tính và tránh các trường hợp xung đột. Chân DIR của 74LS245 cho phép chọn
hướng truyền dữ liệu: dữ liệu sẽ đi từ A qua B khi DIR = 1 và từ B qua A khi DIR = 0.
Đường
IOR được dùng để điều khiển hướng truyền dữ liệu. Trong mạch đường DIR
Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 4
của U
1
sẽ được nối vào đường
IOR
của bus hệ thống. Các đường dữ liệu từ bus dữ
liệu sẽ nối vào A
1
tới A
8
của 74LS245. Các đường dữ liệu ra sẽ đưa ra ổ nối DB25M
(P1) gắn trên vỏ CPU của máy tính. Nhờ đó trong chu kỳ đọc I/O Port thì
IOR xuống
0 do đó dữ liệu sẽ truyền từ ngoài vào máy tính và ngược lại.
Các đường địa chỉ thấp từ A
0
tới A
4
đưa vào thiết bị chính để giải mã xác định
chính xác linh kiện nào được chọn trên thiết bị chính. Đồng thời các đường tín hiệu
điều khiển
IOR , IOW , AEN, CLK và RESET DRV là các tín hiệu cần thiết cho thí
nghiệm sẽ được đưa ra ổ nối DB25M (P1) gắn trên vỏ CPU để khi thao tác ta không
phải tháo lắp vỏ máy.
Việc kết nối các đường Bus hệ thống với ổ DB25M (P
1
) thông qua bộ đệm
công suất lớn (dùng họ TTL 74LS07) nhằm tránh trường hợp quá tải cho đường bus
hệ thống.
Các đường trên khe cắm mở rộng tương ứng với các đường trên ổ DP25M (P
1
):
Bảng 1.2: Bảng chân ổ ra DB-25 tương ứng trên khe cắm mở rộng
SỐ THỨ TỰ Ổ RA 25 PIN (DB25M P
1
) KHE CẮM MỞ RỘNG
CHÂN SỐ CHỨC NĂNG CHÂN SỐ CHỨC NĂNG
1 1 D0 A9 D0
2 2 D2 A7 D2
3 3 D4 A5 D4
4 4 D6 A3 D6
5 5 +5V B3,B29 +5V
6 6 +12V B9 +12V
7 7 -12V B7 -12V
8 8 RESET DRV B2 RESET
9 9 /IOW B13 /IOW
10 10 CLOCK A20 A11
11 11 A3 A28 A3
12 12 A1 A 30 A1
13 13 /CS ADD(300H-
31FH)
14 14 D1 A8 D1
15 15 D3 A6 D3
16 16 D5 A4 D5
17 17 D7 A2 D7
18 18 GND B1,B10 GND
19 19 GND B31 GND
20 20 -5V B5 -5V
21 21 AEN A11 AEN
22 22 /IOR B14 /IOR
23 23 A4 A27 A4
24 24 A2 A29 A2
25 25 A0 A31 A0
Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 5
+5V+12V-12V-5V
+5V
CAÙC CHAÂN TREÂN SLOT
CS
CAÙC CHAÂN TREÂN SLOT
CAÙC CHAÂN TREÂN SLOT
D0
D1
D2
D3
D4
D5
D7
D6
D0
D1
D2
D3
D5
D7
D4
D6
CS
A0
A1
A2
A3
A4
IOR
IOW
AEN
RESET-DRV
SL0
SL0
SL0
SL1
SL2
SL3
SL5
SL7
SL6
SL4
SL1
SL2
SL4
SL6
SL7
SL5
SL3
SL1
SL3
SL5
SL7
SL4
SL2
SL6
A19
A20
A21
A22
A23
A24
A25
A26
A2
A3
A4
A5
A6
A7
A8
A9
B14
A31
A30
A29
A28
A27
B14
B13
A11
B2
CS
A0
A1
A2
A3
A4
IOR
AEN
IOW
RESET-DRV
A11
P1
PC INTERFACE
13
25
12
24
11
23
10
22
9
21
8
20
7
19
6
18
5
17
4
16
3
15
2
14
1
U2
74LS688
P0
2
P1
4
P2
6
P3
8
P4
11
P5
13
P6
15
P7
17
Q0
3
Q1
5
Q2
7
Q3
9
Q4
12
Q5
14
Q6
16
Q7
18
G
1
P=Q
19
U1
74LS245
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G
19
DIR
1
B1
18
B2
17
B3
16
B4
15
B5
14
B6
13
B7
12
B8
11
U3F
7407
1312
U3A
7407
12
U3B
7407
34
U3C
7407
56
U3D
7407
98
U3E
7407
1110
U4A
7407
12
U4B
7407
34
U4C
7407
56
U4D
7407
98
S1
SW DIP-8
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
R1
10K x 8
RESET-DRVAENIOWIORA4A3A2A1A0
D0D1D2D3D4D5D6D7 IOR
A5A6A7A8A9A10A11A12 AEN
Card giao tiếp PC BUS-2.
Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 6
IV. BỘ ĐỆM DỮ LIỆU VÀ GIẢI MÃ LỆNH
Phần này dùng để đệm dữ liệu cho các linh kiện, các Port và đặc biệt dùng để
giải mã địa chỉ ra thành từng đường địa chỉ riêng biệt để có thể chọn chính xác địa chỉ
từng Port I/O và cho từng linh kiện.
Một ổ DB25M (CON1) có các chân tương ứng với ổ P1 được dùng để kết nối ổ
DB25M (P
1
) từ Card PCBUS-2 đến thiết bị μPTS 31.
Vi mạch đệm dữ liệu I/O (74LS245 - U5) dùng đệm các đường dữ liệu D0 –
D7 thông qua chân điều khiển
CS (tức là nó có địa chỉ từ 300h tới 31Fh).
Chân điều khiển
IOR điều khiển hướng truyền dữ liệu A → B hay B → A
nghĩa là trong chu kỳ bus đọc Port I/O thì IOR sẽ xuống 0 làm cho tín hiệu đi từ B →
A và khi ghi thì IOR sẽ lên 1 làm cho dữ liệu sẽ đi từ A → B.
Vi mạch 74LS07 là loại cực thu để hở dùng các điện trở nối lên +5V làm điện
trở kéo lên (Pull up) tại ngõ ra U3 và U4 cho các đường địa chỉ A0 – A4, CLK và các
đường điều khiển.
Các đường này qua bộ đệm lệnh và địa chỉ U6 (74LS245). Do các đường địa
chỉ và lệnh chỉ có thể xuất ra từ máy tính do đó DIR của U6 được chọn cố định hướng
dữ liệu từ B → A (DIR = 0) ta cũng có thể chọn hướng dữ liệu là từ A → B. Tuy nhiên
để dễ dàng trong công việc thiết kế mạch in ta chọn từ B → A và DIR = GND = 0.
Các đường A3 ,A4 và
CS được dùng giải mã địa chỉ cho các giá trị địa chỉ :
1CS
= 300h → 307h
2CS = 308h → 30Fh
3CS
= 310h → 31Fh
Ở đây ta dùng cổng OR tức là ngõ ra chỉ bằng 0 khi cả 2 ngõ vào bằng 0 cho
nên ngõ ra U8C = 0 khi A3 = 0 và chân 10 của nó bằng 0 tức là ngõ ra U8A = 0 mà
ngõ ra U8A = 0 khi
CS = 0 và A4 = 0 . CS = 0 khi địa chỉ nằm trong vùng 300h →
31Fh. Từ đó ta có địa chỉ đầu tiên cho
1CS
khi A2, A1, A0 đều bằng 0 và địa chỉ cuối
cùng của
1CS là 307h.
Bảng 1.3: Giải mã địa chỉ chân
1CS
A15 A14 A13 A12 A11 A10A9A8A7A6A5A4 A3 A2 A1 A0
0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 300h
0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 307h
Tuỳ ý
CS = 0
Cổng OR
Tuỳ ý
Tương tự chân
2CS là 0 khi A3 = 1, CS = 0 và A4 = 0. Khi đó ta có địa chỉ đầu
và địa chỉ cuối của
2CS là 308h và 30Fh.
+5V
-5V
-12V
+12V
+5V
310H ->31FH
308H ->30FH
300H ->307H
D3
D4
D5
D6
D7
D0
D1
D2
D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
RS
AEN
IOW
IOR
CLOCK
A2
A4
A3
A1
A0
CS
RS
AEN
IOW
IOR
CLOCK
A4
A3
A2
A1
A0
CS
A4
RS
A0
A1
A2
CS
A3
AEN
CLOCK
IOW
IOR
CLK
AEN
A3
CS
A2
A1
A0
RS
CS
CS
CS
A3
A3
/A3
/A4
A4
P1
COMPUTER INTERFACE
13
25
12
24
11
23
10
22
9
21
8
20
7
19
6
18
5
17
4
16
3
15
2
14
1
R2 560
R4
220
R5
220
R3 220
R7
560
R11
560
R10 560
R9
560
R8
560
R1
560
R6 560
U3
74LS245
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G
19
DIR
1
B1
18
B2
17
B3
16
B4
15
B5
14
B6
13
B7
12
B8
11
U4
74LS245
A1
2
A2
3
A3
4
A4
5
A5
6
A6
7
A7
8
A8
9
G
19
DIR
1
B1
18
B2
17
B3
16
B4
15
B5
14
B6
13
B7
12
B8
11
U3C
7404
5 6
U3B
7404
3 4
U3D
7404
9 8
U3E
7404
11 10
U3A
7404
1 2
U3F
7404
13 12
U2A
74LS32
1
2
3
U2D
74LS32
12
13
11
U2C
74LS32
9
10
8
U2B
74LS32
4
5
6
A0
A1
A2
A3
CLK
RS
AEN
IOR
IOW
CS1
CS2
CS3
D0
D1
D2
D3
D4
D5
D6
D7
CS
IOR
BỘ ĐỆM SỐ LIỆU VÀ GIẢI MÃ
Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý
Trang 7
Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý
Trang 8
Bảng 1.4: Giải mã địa chỉ chân 2CS
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 308h
0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 30Fh
Tuỳ ý
CS = 0
Cổng OR
Tuỳ ý
Chân
3CS = 0 khi CS = 0 và A4 =1. Khi đó ta có địa chỉ đầu của 3CS là 310h và
địa chỉ cuối là 31Fh.
Bảng 1.5: Giải mã địa chỉ chân
3CS
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A
3
A2 A1 A0
0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0310H
0 0 0 0 0 0 1 1 0 0 0 1 1 1 1 1 31FH
Tuỳ ý
CS = 0
Cổng
OR
Tuỳ ý
Các đường A0, A1, A2, A3, CLK, RS, AEN lấy trực tiếp trên các chân ngõ ra của
U6. 4 cổng đảo của 74LS04 còn dư trong mạch được tận dụng để đệm và khuếch đại cho
các đường
IOR , IOW như trên mạch. Tụ C1 chống nhiễu tần số cao cho các IC số trong
mạch.s
–
1CS điều khiển Nhập / Xuất cho bộ LED chỉ thị, relay, công tắc nhấn và các
ngõ ra công suất cho động cơ bước.
–
2CS điều khiển Nhập / Xuất cho các Port A, B, C của 8255a để sử dụng trong
các thí nghiệm và ứng dụng.
–
3CS dùng trong thực tập giao tiếp với thiết bị ngoại vi không thông qua
8255A.
V. BỘ ĐIỀU KHIỂN NHẬP /XUẤT (I/O CONTROL)
Trên thiết bị chính có thiết kế 2 bộ điều khiển nhập xuất cho phép tổ chức trao đổi
thông tin với máy tính và giữa μPTS-31 và các bộ thí nghiệm hay có thể dùng trong các
ứng dụng điều khiển mở rộng của người sử dụng như quang báo, điều khi
ển động cơ
Ngõ P1 của bộ μPTS 31 được nối với ổ ra P1 của khối giao diện PCBUS-2 gắn trong
máy tính. Các đường dữ liệu, địa chỉ và điều khiển sẽ đưa từ Part A sang Part B để thực
hiện điều khiển như sau:
– Các đường dữ liệu từ D0 → D7.
– Các đường tín hiệu điều khiển đọc
IOR , đường tín hiệu điều khiển ghi IOW .
– Đường chọn linh kiện
1CS có địa chỉ từ 300h → 307h để chọn cho bộ điều
khiển nhập xuất 1 để điều khiển LED dữ liệu, 3 relay và các ngõ ra công suất
để điều khiển động cơ bước, công tắc phím nhấn.
– Đường chọn linh kiện
2CS có địa chỉ từ 308h → 30Fh sử dụng để điều khiển
nhập / xuất cho các Port A , B, C của 8255A cho các ứng dụng và điều khiển
khác.
– Đường RESET để khởi tạo lại các kinh kiện nhập / xuất lập trình được.
+5V +5V +5V
+5V
+5V
+5V
D0
D1
D2
D3
D4
D5
D6
D7
IOR
IOW
A0
A1
RESE
300H-
308H-
IOR
IOW
A0
A1
RESE
CS2
D0
D1
D2
D3
D4
D5
D6
D7
IOR
IOW
A0
A1
RESE
CS1
D0
D1
D2
D3
D4
D5
D6
D7
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
JP1
PORT
JP1
PORT
JP1
PORT
76 5
43210
PA7 PA6 PA5
PA4 PA3
PA2 PA1 PA0
COM
NC1
NO1
NO2
NC2
COM COM
NC3
NO3
COM
NC1
NO1
COM
NC2
NO2
COM
NC3
NO3
RELA
Y
CON2
STEP
MOTOR
GND
+5V
COM
COM
A
B
C
D
PC0 PC1
PC2 PC3
PC5 PC7
PC6
PB7 PB4
PB5 PB6
U5
8255
D0
34
D1
33
D2
32
D3
31
D4
30
D5
29
D6
28
D7
27
RD
5
WR
36
A
0
9
A
1
8
RESE
T
35
CS
6
PA0
4
PA1
3
PA2
2
PA3
1
PA4
40
PA5
39
PA6
38
PA7
37
PB0
18
PB1
19
PB2
20
PB3
21
PB4
22
PB5
23
PB6
24
PB7
25
PC0
14
PC1
15
PC2
16
PC3
17
PC4
13
PC5
12
PC6
11
PC7
10
U7B
7406
3
4
U7C
7406
5
6
U7E
7406
11
10
U7D
7406
9
8
U8C
7407
56
U8F
7407
1312
U8E
7407
1110
U8D
7407
98
U9
8255
D0
34
D1
33
D2
32
D3
31
D4
30
D5
29
D6
28
D7
27
RD
5
WR
36
A
0
9
A
1
8
RESE
T
35
CS
6
PA0
4
PA1
3
PA2
2
PA3
1
PA4
40
PA5
39
PA6
38
PA7
37
PB0
18
PB1
19
PB2
20
PB3
21
PB4
22
PB5
23
PB6
24
PB7
25
PC0
14
PC1
15
PC2
16
PC3
17
PC4
13
PC5
12
PC6
11
PC7
10
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
R21g
10K
R21h
10K
R21e
10K
R21f
10K
R21c
10K
R21d
10K
R21a
10K
R21b
10K
SW4 SW3
SW2
SW1
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
9
10
RL1 RL2 RL3
D3
1N414
8
D2
1N414
8
D1
1N414
8
Q1
D560
Q2
D560
Q3
D560
Q4
D560
R22
2K2
R23
2K2
R24
2K2
R25
2K2
R19
220
U7A
7406
1
2
R18
220
U7F
7406
13
12
R17
220
U6C
7406
5
6
R16
220
U6A
7406
1
2
R15
220
U6F
7406
13
12
R14
220
U6B
7406
3
4
R13
220
U6E
7406
11
10
R12
220
CS2
CS1
RS
A
1
A
0
IOW
IOR
D7
D6
D5
D4
D3
D2
D1
D0
BỘ ĐIỀU KHIỂN NHẬP / XUẤT (I/O CONTROL)
Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý
Trang 9
Phoứng thớ nghieọm Vi xửỷ lyự Baứi thớ nghieọm Vi xửỷ lyự
Trang 10
V.1. B iu khin nhp/xut 1
B iu khin Nhp / Xut 1 (I/O Control) c xõy dng trờn IC 8255A (U5).
Cỏc ng tớn hiu ca nú c ni nh sau: D0 D7 ni vo cỏc ng d liu D0
D7 ca h thng. ng
RD ni vo IOR , WR ni vo IOW . Cỏc ng a ch A0,
A1 ni vo A0 v A1 ca h thng. RESET ni vo RESET chung nh ú 8255A ny s
c RESET chung vi h thng.
CS ni vo 1CS cú a ch t 300h 307h. Do ú
vựng a ch ca b iu khin nhp xut ny l t 300h 307h. Thanh ghi iu khin
c chn khi A1 = A0 = 1 tc tng ng vi a ch ca h thng l 303h hay 307h.
Bng 1.6: Gii mó a ch cho cỏc PORT ca U5 (8255A)
a ch
A15 ữ A13 A12
ữ
A5
A4 A3 A2 A1 A0 A CH
CS = 0
1CS
PA 000 00011000 0 0 0 0 0 300H
000 00011000 0 0 1 0 0 304H
PB 000 00011000 0 0 0 0 1 301H
000 00011000 0 0 1 0 1 305H
PC 000 00011000 0 0 0 1 0 302H
000 00011000 0 0 1 1 0 306H
THANH GHI 000 00011000 0 0 0 1 1 303H
IU KHIN 000 00011000 0 0 1 1 1 307H
T ú ta cú PA cú a ch iu khin i vi h thng l 300h hoc 304h c s
dng iu khin 8 LED d liu.
Cỏc cng m o cụng sut 74LS06 (U6, U7) c s dng tng dũng ti kộo
Led cho cỏc ng Port ra ca 8255A khi mc cao.
Tng t Port PB cú a ch iu khin i vi h thng l 301h hay 305h s dng
nhn d liu t cỏc cụng tc nhn tng ng nh sau:
PB6 ng vi SW1
PB5 ng vi SW2
PB4 ng vi SW3
PB7 ng vi SW4
Tng t cỏc b m khụng o (74LS07/U8) l loi cc thu h c dựng
m d liu trc khi a n cỏc ngừ vo ca Port thụng qua cỏc in tr kộo lờn (Pull
up).
Port C cú a ch iu khin
i vi h thng l 302h hay 306h c dựng iu
khin ng c bc, loa v cỏc Relay nh sau:
PC0 ng vi chõn A ( Step Motor ) CON2
PC1 ng vi chõn B ( Step Motor ) CON2
PC2 ng vi chõn C ( Step Motor ) CON2
PC3 ng vi chõn D ( Step Motor ) CON2
PC4 ng vi loa.
PC5 ng vi Relay 1
[...]... Trang 21 Phòng thí nghiệm Vi xử lý - Bài thí nghiệm Vi xử lý Vi t chương trình kiểm tra các cơng tắc: Nhấn SW1: đóng RL1, phát âm thanh ra loa Nhấn SW2: đóng RL2, phát âm thanh ra loa Nhấn SW3: nhấp nháy đồng thời 2 Led 0 và 7 5 lần Nhấn SW4: tắt các Led, ngắt RL1, RL2 và kết thúc chương trình Trang 22 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý BÀI 02: TRUYỀN SỐ LIỆU SONG SONG MỤC ĐÍCH THÍ NGHIỆM... II PHẦN MỀM Trong máy tính đã nạp sẵn các chương trình vi t bằng ngơn ngữ ASSEMBLY cho bài thí nghiệm bao gồm : - UPM302.ASM là chương trình soạn thảo cho bài thí nghiệm truyền số liệu được đặt trong thư mục C:\TNVXL\TASM - UPM302.EXE là chương trình mã máy sử dụng khi thí nghiệm truyền số liệu được chứa trong thư mục C:\TNVXL\TASM Trang 23 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý * Lưu đồ... lý Bài thí nghiệm Vi xử lý phím máy tính) Gợi ý: khai báo thêm một biến tạm để lưu trữ giá trị nhập từ SW Trang 28 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý BÀI 03: ĐIỀU KHIỂN MA TRẬN LED VÀ BÀN PHÍM HEX (LED MATRIX AND KEYPAD CONTROL) MỤC ĐÍCH THÍ NGHIỆM Giúp sinh vi n bằng thực nghiệm khảo sát các vấn đề chính sau đây : - Cách ghép nối máy tính với thiết bị ngoại vi như ma trận Led và bàn... II PHẦN MỀM Trong máy tính đã nạp sẵn 2 bộ chương trình vi t bằng ngơn ngữ ASSEMBLY chứa trong thư mục C:\TNVXL\TASM - UPM302.ASM: Là chương trình gốc - UPM302.EXE: Là chương trình mã máy Chương trình sẽ qt lần lượt ma trận phím 4x4 và hiển thị giá trị ra ma trận LED 7x5 tương ứng với giá trị phím ấn Trang 31 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý *Lưu đồ chương trình cho bài thí nghiệm μPM303:... dựng được bảng ma trận LED với số lượng LED lớn hơn ví dụ như trong các bảng quang báo Trang 29 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý 2 3 1 +5V 3 1 2 3 2 3 1 PORT A 2 1 1 2 3 4 5 6 7 8 3 1 2 3 1 2 2 3 2 1 2 1 2 1 2 1 2 1 1 1 2 3 4 5 6 7 8 PORT B Sơ đồ kết nối ma trận Led 5 x 7 Trong trường hợp ta cần hiển thị đồng thời 1 số LED trong ma trận để có thể hiển thị một ký hiệu nào đó ví dụ chữ... phím Hex Hiển thị dữ liệu trong mảng pa lên ma trận Led Trang 32 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý +5V +5V +5V +5V C D E F 8 9 A B 4 5 6 7 0 1 2 3 PC7 PC6 PC5 PC4 PC2 PC1 PC0 8 7 6 5 4 3 2 1 PC3 PORT C Sơ đồ kết nối của bàn phím Hex PHẦN II : I TIẾN TRÌNH THÍ NGHIỆM KẾT NỐI PHẦN CỨNG 1 Nối cáp liên lạc giữa ổ nối CON1 của μPTS-31 với khối giao tiếp PCBUS-2 gắn trong máy tính 2 Sử dụng... (SW), thực hiện đọc dữ liệu từ SW và sau đó xuất dữ liệu vừa đọc ra Led Thay đổi chương trình để xuất giá trị ra màn hình ở dạng số nhị phân Thay đổi chương trình để xuất giá trị ra màn hình ở dạng số thập lục phân Thay đổi chương trình để Led của board thí nghiệm µPM-302 và bộ thí nghiệm chính µPTS-31 sáng theo dữ liệu nhập từ SW (khơng nhập từ bàn Trang 27 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử. .. cấu hình cho U5 Trang 15 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý mov dx,300h mov al,0Fh out dx,al exit: mov ah,4Ch int 21h main endp END main - ;Địa chỉ Port A (nối với Led) ;Kết thúc chương trình Tại dấu nhắc DOS gõ lệnh: tasm Led_uPTS.asm Nếu chương trình khơng có lỗi sẽ tạo thành file Led_uPTS.obj, tiếp tục gõ lệnh: tlink Led_uPTS.obj Ta có thể tạo một file bat để thực hiện 2 q trình trên... al,0FFh je exit ……… exit: mov ah,4Ch int 21h Sinh vi n thực hiện thay đổi dữ liệu để Led chạy theo một kiểu tùy ý: nhấp nháy 2 Led giữa 10 lần, sáng dần các Led từ trái sang phải, … II KHẢO SÁT LOA Loa nối với Port C của U5, để phát âm thanh ra Loa, ta phải gởi một chuỗi xung ra loa có dạng như sau: 1 0 Trang 17 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý Loa nối với PC4 của U5 nên muốn tạo 2 mức... phương pháp qt (hiển thị động) Nnghĩa là tiến hành cấp tín hiệu điều khiển theo dạng xung theo kiểu qt Trang 30 Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý cho các hàng và cột cần hiển thị Tần số qt nhỏ nhất cho một chu kỳ cần khoảng 20Hz (50ms) nhằm bảo đảm cho mắt thấy các LED sáng đều khơng nháy Như vậy để hiển thị được chữ L có thể điều khiển tuần tự như trong bảng sau: Nhịp 1 : PA0 - PA6 = 1, . ĐỆM SỐ LIỆU VÀ GIẢI MÃ
Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý
Trang 7
Phòng thí nghiệm Vi xử lý Bài thí nghiệm Vi xử lý
Trang 8
Bảng 1.4:. Phòng thí nghiệm Vi xử lý Tài liệu thí nghiệm Vi xử lý
Trang 1
CÁC BỘ THÍ NGHIỆM
VỀ HỆ THỐNG VI XỬ LÝ
SƠ ĐỒ KHỐI CỦA THIẾT BỊ THÍ NGHIỆM VI
Ngày đăng: 04/03/2014, 13:31
Xem thêm: thực hành vi xử lý trong phòng thí nghiệp, thực hành vi xử lý trong phòng thí nghiệp