Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

39 604 1
Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

"Don't study, don't know - Studying you will know!" NGUYEN TRUNG HOA Bi ging K Thût Säú Trang 86 Û Ø Ü 4.1.KHẠI NIÃÛM CHUNG Cạc pháưn tỉí logic AND, OR, NOR, NAND l cạc pháưn tỉí logic cå bn cn âỉåüc gi l hãû täø håüp âån gin. Nhỉ váûy, ta cọ cạc hãû täø håüp m ng ra l cạc hm logic theo ng vo, âiãưu ny cọ nghéa l khi mäüt trong cạc ng vo thay âäøi trảng thại thç láûp tỉïc lm cho ng ra thay âäøi trảng thại ngay (b qua thåìi gian trãù ca cạc pháưn tỉí logic). Xẹt mäüt hãû täø håüp cọ n ng vo v cọ m ng ra (hçnh 4.1), ta cọ: y 1 = f x 1 , x 2 , , x n ) Hãû täø håüp y m y 1 y 2 x n x 2 x 1 y 2 = f(x 1 , x 2 , , x n ) y n = f(x 1 , x 2 , , x n ) Hçnh 4.1 Nhỉ váûy, sỉû thay âäøi ca ng ra y j (j = m,1 ) theo cạc biãún vo x i (i = m,1 ) l tu thüc vo bng trảng thại mä t hoảt âäüng ca hãû täø håüp. Âàûc âiãøm cå bn ca hãû täø håüp l tên hiãûu ra tải mäùi thåìi âiãøm chè phủ thüc vo giạ trë cạc tên hiãûu vo åí thåìi âiãøm âọ. Trçnh tỉû âãø thiãút kãú hãû täø håüp theo cạc bỉåïc sau: 1. Tỉì u cáưu thỉûc tãú ta láûp bng trảng thại mä t hoảt âäüng ca mảch. 2. Dng cạc phỉång phạp täúi thiãøu âãø täúi thiãøu hoạ cạc hm logic. 3. Thnh láûp så âäư logic (Dỉûa vo phỉång trçnh logic â täúi gin). 4. Thnh láûp så âäư hãû täø håüp. Chỉång 4. Hãû täø håüp Trang 87 Mäüt säú mảch täø håüp củ thãø: - Mảch m hoạ - gii m - Mảch chn kãnh - phán âỉåìng - Mảch so sạnh - Kiãøm /phạt chàón l - Mảch säú hc 4.2. MẢCH M HOẠ & MẢCH GII M 4.2.1. Khại niãûm: Mảch m hoạ (ENCODER) l mảch cọ nhiãûm vủ biãún âäøi nhỉỵng k hiãûu quen thüc våïi con ngỉåìi sang nhỉỵng k hiãûu khäng quen thüc con ngỉåìi. Mảch gii m (DECODER) l mảch lm nhiãûm vủ biãún âäøi nhỉỵng k hiãûu khäng quen thüc våïi con ngỉåìi sang nhỉỵng k hiãûu quen thüc våïi con ngỉåìi. 4.2.2. Mảch m hoạ (Encoder) 4.2.2.1. Mảch m hoạ nhë phán Xẹt mảch m họa nhë phán tỉì 8 sang 3 (8 ng vo v 3 ng ra). Så âäư khäúi ca mảch âỉåüc cho trãn hçnh 4.2. Trong âọ: - x 0 , x 1 ,. . ., x 7 l cạc ng vo tên hiãûu. - A, B, C l cạc ng ra. Mảch m họa nhë phán thỉûc hiãûn biãún âäøi tên hiãûu ng vo thnh mäüt tỉì m nhë phán tỉång ỉïng åí ng ra, củ thãø nhỉ sau: 0 → 000 3 → 011 6 → 100 1 → 001 4 → 100 7 → 111 8 → 3 x 7 x 2 x 0 C B A Hçnh 4.2 Så âäư khäúi mảch m họa nhë phán tỉì 8 sang 3 Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 88 2 010 5 101 Choỹn mổùc taùc õọỹng (tờch cổỷc) ồớ ngoợ vaỡo laỡ mổùc logic 1, ta coù baớng traỷng thaùi mọ taớ hoaỷt õọỹng cuớa maỷch : x 0 x 1 x 2 x 3 x 4 x 5 x 6 x 7 CBA 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0000001 0 0 1 0 0000010 0 0 0 1 0000011 0 0 0 0 1 000100 0 0 0 0 0 1 00101 0 0 0 0 0 0 1 0110 0 0 0 0 0 0 0 1 111 Giaới thờch baớng traỷng thaùi: Khi mọỹt ngoợ vaỡo ồớ traỷng thaùi tờch cổỷc (mổùc logic 1) vaỡ caùc ngoợ vaỡo coỡn laỷi khọng õổồỹc tờch cổỷc (mổùc logic 0) thỗ ngoợ ra xuỏỳt hióỷn tổỡ maợ tổồng ổùng. Cuỷ thóứ laỡ: khi ngoợ vaỡo x 0 =1 vaỡ caùc ngoợ vaỡo coỡn laỷi bũng 0 thỗ tổỡ maợ ồớ ngoợ ra laỡ 000, khi ngoợ vaỡo x 1 =1 vaỡ caùc ngoợ vaỡo coỡn laỷi bũng 0 thỗ tổỡ maợ nhở phỏn ồớ ngoợ ra laỡ 001, v v Phổồng trỗnh logic tọỳi giaớn: A = x 1 + x 3 + x 5 + x 7 B = x 2 + x 3 + x 6 + x 7 C= x 4 + x 5 + x 6 + x 7 Sồ õọử logic (hỗnh 4.3): x1 C x2 x5 x7 B x3 x6x4 A Hỗnh 4.3 Maỷch maợ hoùa nhở phỏn tổỡ 8 sang 3 Chổồng 4. Hóỷ tọứ hồỹp Trang 89 Bióứu dióựn bũng cọứng logic duỡng Diode (hỗnh 4.4): x 1 x 2 x 3 x 4 x 5 x 6 x 7 C A B Hỗnh 4.4 Maỷch maợ hoùa nhở phỏn tổỡ 8 sang 3 sổớ duỷng diode Nóỳu chuùng ta choỹn mổùc taùc õọỹng tờch cổỷc ồớ ngoợ vaỡo laỡ mổùc logic 0, baớng traỷng thaùi mọ taớ hoaỷt õọỹng cuớa maỷch luùc naỡy nhổ sau: x 0 x 1 x 2 x 3 x 4 x 5 x 6 x 7 C B A 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1111001 1 1 0 1 1111010 1 1 1 0 1111011 1 1 1 1 0 111100 1 1 1 1 1 0 11101 1 1 1 1 1 1 0 1110 1 1 1 1 1 1 1 0 111 Phổồng trỗnh logic tọỳi giaớn : A = x 1 + x 3 + x 5 + x 7 = 7531 x x x x B = x 2 + x 3 + x 6 + x 7 = 7632 x x x x C = x 4 + x 5 + x 6 + x 7 = 7654 x x x x Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 90 Sồ õọử maỷch thổỷc hióỷn cho trón hỗnh 4.5 B x4x2 x7 A x6x5x1 C x3 Hỗnh 4.5 Maỷch maợ hoùa nhở phỏn 8 sang 3 ngoợ vaỡo tờch cổỷc mổùc 0 4.2.2.2. Maỷch maợ hoaù thỏỷp phỏn 10 4 x 9 Hỗnh 4.6 Sồ õọử khọỳi maỷch maợ hoùa tổỡ 10 sang 4 A x 1 x 0 D C B Baớng traỷng thaùi mọ taớ hoaỷt õọỹng cuớa maỷch : x 0 x 1 x 2 x 3 x 4 x 5 x 6 x 7 x 8 x 9 DC B A 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0000001 0 0 0 0 0 0 0 1 000001 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0001 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 Chổồng 4. Hóỷ tọứ hồỹp Trang 91 Phổồng trỗnh logic õaợ tọỳi giaớn: A = x 1 + x 3 + x 5 + x 7 + x 9 B = x 2 + x 3 + x 6 + x 7 C = x 4 + x 5 + x 6 + x 7 D = x 8 + x 9 Bióứu dióựn bũng sồ õọử logic x1 x3 A C x5 x6x2 x9x8x4 B C x7 D Hỗnh 4.7 Bióứu dióựn bũng cọứng logic duỡng Diode : Hỗnh 4.8 Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 92 x 1 B A C x 3 x 7 x 6 x 5 x 4 x 2 x 9 x 8 D Hỗnh 4.8 4.2.2.3. Maỷch maợ hoaù ổu tión Trong hai maỷch maợ hoaù õaợ xeùt ồớ trón, tờn hióỷu õỏửu vaỡo tọửn taỷi õọỹc lỏỷp tổùc laỡ khọng coù tỗnh huọỳng coù 2 tờn hióỷu trồớ lón õọửng thồỡi taùc õọỹng ồớ mổùc logic 1 (nóỳu ta choỹn mổùc tờch cổỷc ồớ ngoợ vaỡo laỡ mổùc logic 1), do õoù cỏửn phaới õỷt ra vỏỳn õóử ổu tión. Vỏỳn õóử ổu tión: Khi coù nhióửu tờn hióỷu õọửng thồỡi taùc õọỹng, tờn hióỷu naỡo coù mổùc ổu tión cao hồn ồớ thồỡi õióứm õang xeùt seợ taùc õọỹng, tổùc laỡ nóỳu ngoợ vaỡo coù õọỹ ổu tión cao hồn bũng 1 trong khi nhổợng ngoợ vaỡo coù õọỹ ổu tión thỏỳp hồn nóỳu bũng 1 thỗ maỷch seợ taỷo ra tổỡ maợ nhở phỏn ổùng vồùi ngoợ vaỡo coù mổù c õọỹ ổu tión cao nhỏỳt. Xeùt maỷch maợ hoaù ổu tión 4 2 (4 ngoợ vaỡo, 2 ngoợ ra) (hỗnh 4.9). Baớng traỷng thaùi mọ taớ hoaỷt õọỹn g cuớa maỷch 4 2 A B x 2 x 1 x 3 x 0 A 0 1 0 1 B 0 0 1 1 x 3 0 0 0 1 x 2 0 0 1 x x 1 0 1 x x x 0 1 x x x Hỗnh 4.9 Chổồng 4. Hóỷ tọứ hồỹp Trang 93 Phổồng trỗnh tọỳi giaớn : A = x 1 . 332 xx.x + = 321 xx.x + B = 32332 xxxx.x +=+ B x1 A x3x2 Hỗnh 4.10 Sồ õọử logic maỷch maợ hoùa ổu tión tổỡ 4 sang 2 Sồ õọử logic: hỗnh 4.10. Mọỹt sọỳ vi maỷch maợ hoùa thọng duỷng: 74LS147, 74LS148. 4.2.3. Maỷch giaới maợ (Decoder) 4.2.3.1. Maỷch giaới maợ nhở phỏn Xeùt maỷch giaới maợ nhở phỏn 24 (2 ngoợ vaỡo, 4 ngoợ ra) nhổ trón hỗnh veợ 4.11. Choỹn mổùc tờch cổỷc ồớ ngoợ ra laỡ mổùc logic 1. Baớng traỷng thaùi mọ taớ hoaỷt õọỹn g cuớa maỷch y 0 A 0 1 0 1 B 0 0 1 1 y 3 0 0 0 1 y 2 0 0 1 0 y 1 0 1 0 0 y 0 1 0 0 0 B A 2 4 y 2 y 1 y 3 Hỗnh 4.11 Maỷch giaới maợ 2 sang 4 Phổồng trỗnh logic tọỳi giaớn : A.By 0 = A.By 1 = A.By 2 = B.Ay 3 = Baỡi giaớng Kyợ Thuỏỷt Sọỳ Trang 94 Sồ õọử logic: hỗnh 4.12. y0 x1 y2 y1 x2 y3 A B Hỗnh 4.12 Sồ õọử logic maỷch giaới maợ tổỡ 2 sang 4 Bióứu dióựn bũng cọứng logic duỡng Diode. +E c B B A Hỗnh 4.13. Maỷch giaới maợ hoùa tổỡ 2 sang 4 duỡng diode A y 3 y 2 y 1 y 0 Trổồỡng hồỹp choỹn mổùc tờch cổỷc ồớ ngoợ ra laỡ mổùc logic 0 (mổùc logic thỏỳp L): hỗnh 4.14. Baớng traỷng thaùi mọ taớ hoaỷt õọỹn g cuớa maỷch y 0 2 4 B A y 1 A 0 1 0 1 B 0 0 1 1 y 3 1 1 1 0 y 2 1 1 0 1 y 1 1 0 1 1 y 0 0 1 1 1 y 2 y 3 Hỗnh 4.14. Mổùc tờch cổỷc ngoợ laỡ mổùc logic thỏỳp [...]... 1 3 2 bn 1 1 3 3 2 1 Cn 2 3 2 Cn-1 Sn 1 3 2 Hçnh 4.40 Thỉûc hiãûn mảch cäüng ton pháưn tỉì bäü bạn täøng 4.5.3 Bäü trỉì (Subtractor) 4.5.3.1 Bäü bạn trỉì (Bäü trỉì bạn pháưn - HS: Half subtractor) Bäü bạn trỉì thỉûc hiãûn trỉì 2 säú nhë phán 1 bit Quy tàõc trỉì nhỉ sau: 0 - 0 = 0 mỉåün 0 D a HS 0 - 1 = 1 mỉåün 1 b B 1 - 0 = 1 mỉåün 0 Hçnh 4.41 Mảch trỉì bạn pháưn 1 - 1 = 0 mỉåün 0 (a) (b) (D) (B) Trong... mảch ta viãút âỉåüc phỉång trçnh logic: Sn = f (an, bn, Cn-1 ) Cn = f (an, bn, Cn-1 ) Láûp bng Karnaugh v täúi thiãøu họa, ta cọ: Cn anbn Cn-1 00 01 11 10 0 0 0 1 0 Sn anbn Cn-1 00 01 11 10 0 0 1 0 1 1 1 Sn 0 a n bn C n a n bn C n Sn 1 1 an 1 0 a n bn C n 1 a n bn C n bn Cn 1 0 Cn 1 an Cn Cn 1 a n bn 1 1 bn C n 1 1 C n 1 (a n a n bn bn ) 1 an bn Cn-1 3 Sn 3 Cn 1 2 1 3 2 1 1 3 2 2 1 3 2 Hçnh 4.39 Mảch cäüng... (FS - Full Subtractor) Mảch cọ så âäư khäúi v bng trảng thại mä t hoảt âäüng nhỉ sau: Trong âọ: Bn-1 : Säú mỉåün ca láưn trỉì trỉåïc âọ Bn : Säú mỉåün ca láưn trỉì hiãûn tải Dn : Hiãûu säú hiãûn tải an bn Bn-1 Dn Bn 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 1 1 0 1 0 0 1 0 1 0 0 1 1 0 1 Dn an FS bn Bn Bn-1 Hçnh 4.43 Mảch trỉì ton pháưn Láûp bng Karnaugh v täúi thiãøu họa, ta cọ: Dn anbn Bn-1... s 0 1 1 0 c 0 0 0 1 Bi ging K Thût Säú Trang 118 4.5.2.2.Bäü täøng (Bäü cäüng ton pháưn - FA: Full Adder) Vãư phỉång diãûn mảch cọ så âäư khäúi nhỉ sau: an 0 0 1 1 0 0 1 1 Sn an FA bn Cn Cn-1 Hçnh 4.38 Bäü cäüng ton pháưn bn 0 1 0 1 0 1 0 1 Cn-1 0 0 0 0 1 1 1 1 Sn 0 1 1 0 1 0 0 1 Cn 0 0 0 1 0 1 1 1 Trong âọ: + Cn-1 : Säú nhåï ca láưn cäüng trỉåïc âọ + Cn : Säú nhåï ca láưn cäüng hiãûn tải + Sn : Täøng... mảch gii m ân led 7 âoản loải Kathode chung: Chn mỉïc têch cỉûc åí ng ra l mỉïc logic 1 Vç Kathode ca cạc âoản led âỉåüc näúi chung v âỉåüc näúi xúng mỉïc logic 0 (0V-mass) nãn mún âoản led no tàõt ta âỉa Anode tỉång ỉïng xúng mỉïc logic 0 (0V-mass) Vê dủ: Âãø hiãøn thë säú 0 ta näúi Anode ca âoản led g xúng mỉïc logic 0 âãø âoản g tàõt, âäưng thåìi cạc kathode ca âoản a, b, c, d, e, f âỉåüc näúi lãn ngưn... våïi nhau c1 c2 c3 c4 1 x 2 3 4 y1 y2 y3 y4 Hçnh 4.29 Mảch phán âỉåìng våïi säú ng vo âiãưu khiãøn bàòng säú ng ra 4.4 MẢCH SO SẠNH 4.4.1 Âải cỉång - Mảch so sạnh dng âãø so sạnh cạc säú nhë phán vãư màût âäü låïn Vê dủ: So sạnh a v b: a = 0, b = 1 a< b - Cọ hai mảch so sạnh: + So sạnh hai säú nhë phán 1 bit + So sạnh hai säú nhë phán nhiãưu bit Bi ging K Thût Säú Trang 112 4.4.2 Mảch so sạnh 1 bit... nhiãưu bit 4.4.3 Mảch so sạnh nhiãưu bit Mảch cọ 8 ng vo v 3 ng ra, thỉûc hiãûn so sạnh 2 säú nhë phán 4 bêt A (a3a2a1a0) v B (b3b2b1b0) Cọ hai phỉång phạp thỉûc hiãûn mảch so sạnh nhiãưu bêt: - Thỉûc hiãûn trỉûc tiãúp - Thỉûc hiãûn mảch so sạnh nhiãưu bêt trãn cå såí mảch so sạnh 1 bêt Chụng ta láưn lỉåüt xẹt tỉìng phỉång phạp 4.4.3.1 Phỉång phạp trỉûc tiãúp Ta cọ bng trảng thại hoảt âäüng ca mảch a3 v... Trang 117 4.5 MẢCH SÄÚ HC 4.5.1 Âải cỉång Mảch säú hc l mảch cọ chỉïc nàng thỉûc hiãûn cạc phẹp toạn säú hc +, -, x, / cạc säú nhë phán Âáy l cå såí âãø xáy dỉûng âån vë lûn l v säú hc (ALU) trong p ( icro Processor) hồûc CPU (Centre Processing Unit) 4.5.2 Bäü cäüng (Adder) 4.5.2.1 Bäü bạn täøng (HA-Half Adder) Bäü bạn täøng thỉûc hiãûn cäüng 2 säú nhë phán mäüt bêt Quy tàõc cäüng nhỉ sau: 0 0 1 1 + + +... C Dng chênh tàõc 2: g =( C + B + A )(B+C+D) Trang 104 f DC 00 BA 00 1 01 11 10 0 0 0 1 1 0 1 x x x x 1 1 x x g DC BA 00 01 11 10 0 0 1 1 1 1 0 1 x x x x 1 1 x x 01 11 10 00 01 11 10 4.3 MẢCH CHN KÃNH - PHÁN ÂỈÅÌNG 4.3.1 Âải cỉång Mảch chn kãnh cn gi l mảch håüp kãnh (ghẹp kãnh) l mảch cọ chỉïc nàng chn láưn lỉåüt 1 trong N kãnh vo âãø âỉa âãún ng ra duy nháút (ng ra duy nháút âọ gi l âỉåìng truưn chung)... Bn 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 1 1 0 1 0 0 1 0 1 0 0 1 1 0 1 Dn an FS bn Bn Bn-1 Hçnh 4.43 Mảch trỉì ton pháưn Láûp bng Karnaugh v täúi thiãøu họa, ta cọ: Dn anbn Bn-1 Bn anbn Bn-1 00 01 11 10 0 0 1 0 0 00 01 11 10 0 0 1 0 1 1 1 0 1 0 Dn a n bn Bn a n bn B n Dn 1 an 1 a n bn Bn a n bn Bn bn Bn 1 1 1 Bn a n Bn Bn a n bn 1 1 bn B n 1 1 0 a n bn 1 1 Bn 1 ( a n bn ) Cọ 2 cạch thỉûc . Mäüt säú mảch täø håüp củ thãø: - Mảch m hoạ - gii m - Mảch chn kãnh - phán âỉåìng - Mảch so sạnh - Kiãøm /phạt chàón l - Mảch säú hc 4.2. MẢCH M HOẠ. 0) thỗ ngoợ ra xuỏỳt hióỷn tổ maợ tổ ng ổùng. Cuỷ thóứ laỡ: khi ngoợ vaỡo x 0 =1 vaỡ caùc ngoợ vaỡo coỡn laỷi bũng 0 thỗ tổ maợ ồớ ngoợ ra laỡ 000,

Ngày đăng: 25/01/2014, 19:20

Hình ảnh liên quan

Chọn mức tác động (tích cực) ở ngõ vào là mức logic 1, ta có bảng trạng thái mô tả hoạt động của mạch : - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

h.

ọn mức tác động (tích cực) ở ngõ vào là mức logic 1, ta có bảng trạng thái mô tả hoạt động của mạch : Xem tại trang 4 của tài liệu.
Hình 4.4 Mạch mã hóa nhị phân từ 8 sang 3 sử dụng diode - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.4.

Mạch mã hóa nhị phân từ 8 sang 3 sử dụng diode Xem tại trang 5 của tài liệu.
Biểu diễn bằng cổng logic dùng Diode (hình 4.4): x 1 - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

i.

ểu diễn bằng cổng logic dùng Diode (hình 4.4): x 1 Xem tại trang 5 của tài liệu.
Hình 4.5 Mạch mã hóa nhị phân 8 sang 3 ngõ vào tích cực mức - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.5.

Mạch mã hóa nhị phân 8 sang 3 ngõ vào tích cực mức Xem tại trang 6 của tài liệu.
Hình 4.7 - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.7.

Xem tại trang 7 của tài liệu.
Hình 4.8 - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.8.

Xem tại trang 8 của tài liệu.
Hình 4.10 Sơ đồ logic mạch mã hóa ưu tiên từ 4 sang 2 - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.10.

Sơ đồ logic mạch mã hóa ưu tiên từ 4 sang 2 Xem tại trang 9 của tài liệu.
Sơ đồ logic: hình 4.12. - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Sơ đồ logic.

hình 4.12 Xem tại trang 10 của tài liệu.
Hình 4.15. Mạch giải mã 2→4 với ngõ ra mức tích cực thấp - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.15..

Mạch giải mã 2→4 với ngõ ra mức tích cực thấp Xem tại trang 11 của tài liệu.
Chọn mức tích cực ở ngõ ra là mức logic 1, lúc đó bảng trạng thái hoạt động của mạch như sau:  - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

h.

ọn mức tích cực ở ngõ ra là mức logic 1, lúc đó bảng trạng thái hoạt động của mạch như sau: Xem tại trang 12 của tài liệu.
Sơ đồ thực hiện mạch giải mã đèn NIXIE được cho trên hình 4.18 và 4.19: - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Sơ đồ th.

ực hiện mạch giải mã đèn NIXIE được cho trên hình 4.18 và 4.19: Xem tại trang 13 của tài liệu.
Hình 4.18. Sơ đồ thực hiện bằng cổng logic - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.18..

Sơ đồ thực hiện bằng cổng logic Xem tại trang 13 của tài liệu.
Lúc đó bảng trạng thái mô tả hoạt động của mạch giải mã LED bảy đoạn loại Anode chung như sau:  - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

c.

đó bảng trạng thái mô tả hoạt động của mạch giải mã LED bảy đoạn loại Anode chung như sau: Xem tại trang 15 của tài liệu.
Lưu ý: Trên bảng Karnaugh chúng ta đã thực hiện tối thiểu hóa theo dạng chính tắc 2.  - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

u.

ý: Trên bảng Karnaugh chúng ta đã thực hiện tối thiểu hóa theo dạng chính tắc 2. Xem tại trang 16 của tài liệu.
Lúc đó bảng trạng thái mô tả hoạt động của mạch như sau: - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

c.

đó bảng trạng thái mô tả hoạt động của mạch như sau: Xem tại trang 17 của tài liệu.
Hình 4.24. Sơ đồ logic mạch chọn kênh từ 4→1 - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.24..

Sơ đồ logic mạch chọn kênh từ 4→1 Xem tại trang 22 của tài liệu.
Hình 4.27. Sơ đồ logic thực hiện mạch phân đường - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.27..

Sơ đồ logic thực hiện mạch phân đường Xem tại trang 25 của tài liệu.
Hình 4.29. Mạch phân đường với số ngõ vào điều khiển bằng số ngõ ra - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.29..

Mạch phân đường với số ngõ vào điều khiển bằng số ngõ ra Xem tại trang 27 của tài liệu.
Ta có bảng trạng thái hoạt động của mạch - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

a.

có bảng trạng thái hoạt động của mạch Xem tại trang 29 của tài liệu.
Sơ đồ mạch thực hiện trên hình 4.33. - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Sơ đồ m.

ạch thực hiện trên hình 4.33 Xem tại trang 30 của tài liệu.
Bảng trạng thái mô tả hoạt động của mạch so sánh nhị phân 1 bit đầy đủ như sau:  - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Bảng tr.

ạng thái mô tả hoạt động của mạch so sánh nhị phân 1 bit đầy đủ như sau: Xem tại trang 31 của tài liệu.
Lưu ý đối với mạch trên hình 4.35: mạch có 3 ngõ vào điều khiển (A&gt;B), (A=B), (A&lt;B) nên để mạch làm việc được thì bắt buộc cho  ngõ vào điều khiển (A=B) = 1 (tức là xem như a 4, a4 trở về trước bằng  nhau, nếu a 4 &gt; a4 thì ngõ ra A&gt;B) - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

u.

ý đối với mạch trên hình 4.35: mạch có 3 ngõ vào điều khiển (A&gt;B), (A=B), (A&lt;B) nên để mạch làm việc được thì bắt buộc cho ngõ vào điều khiển (A=B) = 1 (tức là xem như a 4, a4 trở về trước bằng nhau, nếu a 4 &gt; a4 thì ngõ ra A&gt;B) Xem tại trang 32 của tài liệu.
Từ bảng trạng thái mô tả hoạt động của mạch ta viết được phương trình logic:  - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

b.

ảng trạng thái mô tả hoạt động của mạch ta viết được phương trình logic: Xem tại trang 34 của tài liệu.
Hình 4.40. Thực hiện mạch cộng toàn phần từ bộ bán tổng 4.5.3. Bộ trừ (Subtractor)  - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.40..

Thực hiện mạch cộng toàn phần từ bộ bán tổng 4.5.3. Bộ trừ (Subtractor) Xem tại trang 35 của tài liệu.
Hình 4.41 Mạch trừ bán phần - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.41.

Mạch trừ bán phần Xem tại trang 35 của tài liệu.
Hình 4.43. Mạch trừ toàn phần - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.43..

Mạch trừ toàn phần Xem tại trang 36 của tài liệu.
Mạch có sơ đồ khối và bảng trạng thái mô tả hoạt động như sau: Trong đó: B n-1 :  Số mượn của lần trừ trước đó - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

ch.

có sơ đồ khối và bảng trạng thái mô tả hoạt động như sau: Trong đó: B n-1 : Số mượn của lần trừ trước đó Xem tại trang 36 của tài liệu.
Hình 4.45. Thực hiện FS trên cơ sở HS - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.45..

Thực hiện FS trên cơ sở HS Xem tại trang 37 của tài liệu.
Hình 4.44. Thực hiện mạch trừ toàn phần trực tiếp - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.44..

Thực hiện mạch trừ toàn phần trực tiếp Xem tại trang 37 của tài liệu.
Hình 4.47. Mạch cộng với số nhớ nhìn thấy trước - Tài liệu Kỹ thuật số - Hệ tổ hợp pdf

Hình 4.47..

Mạch cộng với số nhớ nhìn thấy trước Xem tại trang 38 của tài liệu.

Từ khóa liên quan

Tài liệu cùng người dùng

  • Đang cập nhật ...

Tài liệu liên quan