Đang tải... (xem toàn văn)
Tìm hiểu kiến trúc VXL intel core i5 i7 dựa trên vi kiến trúc sandy bridge
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG ---------- TIỂU LUẬN KỸ THUẬT VI XỬ LÝ Chủ đề số 5: “Tìm hiểu kiến trúc VXL Intel Core i5/i7 dựa trên vi kiến trúc Sandy Bridge” Giảng viên hướng dẫn : TS. Hoàng Xuân Dậu Hà Nội 10-2013 LỜI NÓI ĐẦU Tập đoàn Intel (Integrated Electronics) được thành lập năm 1968 tại Santa Clara, California của Hoa Kỳ. Ngày nay, Intel luôn được coi là "gã khổng lồ" trong lĩnh vực sản xuất vi xử lý cho máy vi tính, bo mạch cùng hàng loạt các linh kiện phục vụ cho máy tính xách tay, thiết bị di động . Kể từ năm 2007, Intel luôn vượt trước đối thủ của mình trong lĩnh vực chip xử lý là AMD với những bước nhảy tick-tock “nhịp nhàng”. Tại IDF 2010 (Hội nghị của các nhà phát triển Intel), lại một lần nữa tiếng "tock" của Intel được vang lên. Đó chính là “Sandy Bridge” - người kế nhiệm kiến trúc Nehalem "nổi đình đám" trong năm 2008. Có thể nói, Sandy Bridge chính là con bài chiến lược của hãng trong năm 2011. Nội dung của bài tiểu luận sẽ giới thiệu về kiến trúc của VXL Intel® Core™ i7-2600K dựa trên vi kiến trúc Sandy Bridge, gồm 5 phần : Phần 1 - Giới thiệu : Giới thiệu khái quát về vi xử lý – xuất xứ và các thông số chính. Phần 2 - Kiến trúc vi xử lý : nêu sơ đồ khối của vi xử lý, các thành phần chính và mô tả văn tắt tập lệnh của VXL. Phần 3 - Các đặc tính và công nghệ mới : trình bày các đặc tính nổi bật, các công nghệ mới được áp dụng mà các dòng VXL đi trước chưa có. Phần 4 - Kết luận : Tóm tắt những thông tin đã trình bày. Phần 5 - Tài liệu tham khảo : Liệt kê các tài liệu được sử dụng. Phần 1 - Giới thiệu 1.1 Vi kiến trúc Sandy Bridge Sandy Bridge là tên mã của một vi kiến trúc được phát triển bởi Intel (chi nhánh Israel) bắt đầu từ năm 2005 cho các VXL trung tâm trong máy tính nhằm thay thế cho vi kiến trúc Nehalem. Intel đã trình diễn một VXL Sandy Bridge vào năm 2009, và phát hành sản phẩm đầu tiên dựa trên kiến trúc này trong tháng 1 năm 2011. Chu trình phát triển tick-tock của Intel Sandy Bridge là giai đoạn "tock" mới nhất trong chiến lược phát triển "tick- tock" nổi tiếng của Intel: cứ hai thế hệ sản phẩm sẽ có chung một kiến trúc. Tick là quy trình sản xuất mới (45 mm, 32 mn .) nhưng vẫn giữ kiến trúc cũ. Tock có quy trình sản xuất cũ nhưng được trang bị kiến trúc mới. Sandy Bridge vẫn được sản xuất theo quy trình 32 nm như Westerme năm 2009 nhưng có vi kiến trúc hoàn toàn mới, mang lại hiệu suất cao và tiêu thụ ít điện năng hơn. Tương tự các VXL dựa trên kiến trúc Nehalem, Intel vẫn sử dụng tên gọi Core i3, Core i5 và Core i7 ứng với các dòng VXL phổ thông, trung cấp và cao cấp của Sandy Bridge. Tuy nhiên, Sandy Bridge là vi kiến trúc hoàn toàn mới và Intel đã có sự thay đổi về socket của VXL này, cụ thể là sử dụng socket 1155LGA thay vì 1156LGA như các VXL Nehalem. Do đó, Sandy Bridge chỉ tương thích với những bo mạch chủ chipset 6-Series (Q67, H67, H61, P67…). Cũng chính vì điều đó nên sự xuất hiện của Sandy Bridge không được suôn sẻ cho lắm khi vào đầu năm nay, Intel đã phải thu hồi và khắc phục lỗi trong thiết kế chipset 6-Series (tên mã Cougar Point) dành cho VXL này. Intel cho biết vấn đề nằm ở cổng SATA-II bị thoái hóa theo thời gian, làm ảnh hưởng đến tốc độ truy xuất hay chức năng của những thiết bị lưu trữ như ổ cứng, ổ quang sử dụng cổng này. Hiện tại, lỗi đã được khắc phục và Intel đã đưa ra các điều khoản cho các nhà sản xuất bo mạch chủ để ngăn việc khách hàng gặp phải lỗi. Page 1 Nhận biết VXL Sandy Bridge Như đã đề cập trên, tuy vẫn sử dụng tên gọi Core i3, Core i5 và Core i7 tương tự như Nehalem nhưng tên mã (SKU) của Sandy Bridge có đến 4 chữ số và bắt đầu bằng số “2” để giúp nhận biết VXL Core thế hệ 2. Bên cạnh đó là các hậu tố K, S, T của VXL để bàn và M, QM, XM của VXL di động. Hậu tố K để chỉ VXL không khóa hệ số nhân và có TDP 95W, thích hợp cho việc ép xung. S để chỉ VXL tiết kiệm điện (TDP 65W), xung nhịp mặc định thấp hơn K nhưng không hề kém cạnh khi tăng tốc với Turbo Boost. Hậu tố T để chỉ VXL siêu tiết kiệm điện (TDP 35W hay 45W tùy sản phẩm), xung nhịp mặc định và ở chế độ Turbo Boost đều thấp hơn so với các VXL kể trên. Ngoài ra, VXL để bàn còn có một dòng không có hậu tố để chỉ VXL đã khóa hệ số nhân và có TDP 95W, xung nhịp mặc định và ở chế độ Turbo Boost tương đương dòng K. Tương tự với VXL di động, hậu tố M để chỉ VXL di động, trong đó xxx9M là VXL tiết kiệm điện (TDP 25W) và xxx7M là VXL siêu tiết kiệm (TDP 17W). QM để chỉ VXL di động 4 nhân (quad-core mobile) và XM (extreme quad-core mobile) để chỉ VXL di động 4 nhân, không khóa hệ số nhân. 1.2 Vi xử lý Intel® Core™ i7-2600K Thuộc tính Ngày phát hành 09-01-2011 Số hiệu Bộ xử lý i7-2600K Số lõi 4 Số luồng 8 Tốc độ xung nhịp 3.4 GHz Tần số Turbo tối đa 3.8 GHz Page 2 Bộ nhớ đệm thông minh Intel® 8 MB DMI 5 GT/s Tập lệnh 64-bit Tập lệnh mở rộng SSE 4.1/4.2, AVX Thuật in thạch bản 32 nm Năng suất giải nhiệt thiết kế (TDP) tối đa 95 W Giá đề nghị cho khách hàng $326 Thông số kỹ thuật bộ nhớ Dung lượng bộ nhớ tối đa (tùy vào loại bộ nhớ) 32 GB Các loại bộ nhớ hỗ trợ DDR3-1066/1333 Số kênh bộ nhớ 2 Băng thông bộ nhớ tối đa 21 GB/s Thông số kỹ thuật đồ họa Bộ xử lý đồ họa Intel® HD Graphics 3000 Tần số đồ họa cơ sở 850 MHz Tần số đồ họa tối đa 1.35 GHz Số màn hình hỗ trợ 2 Tùy chọn mở rộng Phiên Bản PCI Express 2.0 Số đường PCI Express Tối đa 16 Page 3 Phần 2 – Kiến trúc vi xử lý 2.1 Sơ đồ khối và các thành phần chính Tổng quát về kiến trúc Sandy Bridge Một cách tổng quát, kiến trúc Sandy Bridge có thể chia làm 3 phần chính: + Các core và Last Level Cache (LLC) (cache L3 dùng chung) + GPU + System Agent: nắm giữ những phần còn lại như - Integrated Memory Controller (IMC) - PCI Express Controller - Power Control Unit - Display Page 4 Sơ đồ khối vi kiến trúc Sandy Bridge Front-end (in order) Công việc của phần này là đảm bảo vận chuyển đủ vi lệnh từ các dòng lệnh cho phần back-end(out of order) xử lý. Điều này luôn là thách thức đối với bất kỳ VXL hiện đại nào. Việc vận chuyển dòng lệnh thường xuyên bị gián đoạn bới các lệnh rẽ nhánh, kèm theo đó là việc giải mã lệnh thành các vi lệnh cũng cực kỳ phức tạp. Các kiến trúc sư đã dành nhiều nỗ lực để cải thiện mọi mặt của phần front-end, một trong những tính năng mới nhất được đưa vào là bộ nhớ cache cho vi lệnh uop cache(micro-operations cache). Intel gọi đây là cache L0 có khả năng chứa tới 1536 vi lệnh (khoảng 6KB). Ý tưởng rất rõ ràng, khi chương trình chạy một vòng lặp (tức là lặp lại các lệnh), VXL sẽ không phải giải mã lại các lệnh đó: chúng sẽ được lưu trữ lại trong cache, tiết kiệm thời gian và qua đó tăng hiệu suất. Theo như Intel, cache này có tỉ lệ hit là 80%. Khi uop cache đang được sử dụng, VXL đưa cache lệnh L1 và các thành phần giải mã lệnh vào trạng thái “sleep”, giúp tiết kiệm năng lượng và chạy mát hơn. Page 5 Uop cache trong Sandy Bridge Việc bổ sung uop cache có vẻ trùng với một ý tưởng đã được sử dụng trong vi kiến trúc Netburst (VXL Pentium 4) , trong đó cũng có trace cache lưu trữ các vi lệnh đã giải mã. Tuy nhiên trace cache làm việc khác với uop cache mà ta đang đề cập: chúng lưu trữ lệnh theo đúng thứ tự các lệnh đã chạy. Như vậy, nếu một chương trình chạy vòng lặp 10 lần thì trace cache sẽ lưu trữ các lệnh đó 10 lần, do đó sẽ có rất nhiều các lệnh trùng lặp trong trace cache. Điều đó không xảy ra với uop cache, nó chỉ lưu trữ các lệnh riêng lẻ. Bên cạnh đó việc sử dụng trace cache phát sinh thêm một mini-front-end . Thành phần này không cần thiết cho phần chính của front-end, nơi mà máy phải đi qua trong hầu hết thời gian. Điều đó dẫn tới quá trình diễn ra chậm hơn khi xảy ra miss trong trace cache. Uop cache không giống như vậy, nó đơn giản chỉ là một cache rất nhanh nhằm mục đích giảm độ trễ giữa cache L1 và các đơn vị thực thi. Page 6 Trace cache trong Pentium 4 Một trong những phần mà Intel tập trung phát triển nhất là khối dự đoán rẽ nhánh, nơi mà việc cải tiến sẽ đem đến hiệu suất tăng và tiết kiệm năng lượng. Mỗi dự đoán sai sẽ ảnh hưởng đến toàn bộ ống lệnh, gây lãng phí thời gian và năng lượng cho việc thực thi hàng trăm lệnh. Bộ phận này được thiết kế lại và kích thước của phần đệm (BTB – Branch Target Buffer) được tăng gấp đôi so với Nehalem, cộng thêm việc sử dụng kỹ thuật nén giúp tăng khả năng lưu trữ. Dự đoán rẽ nhánh là một mạch phán đoán bước tiếp theo của chương trình và nạp trước vào CPU lệnh mà nó cho rằng CPU sẽ cần. Tăng kích thước của phần đệm cho phép mạch này nạp trước nhiều lệnh hơn, tăng hiệu suất CPU. Page 7 Back-end (out-of-order) Bộ phận Scheduler tương tự như trong kiến trúc Nehalem với 6 cổng: 3 cổng cho các đơn vị thực thi và 3 công cho các thao tác với bộ nhớ. Tuy vậy kiến trúc Sandy Bridge có nhiều đơn vị thực thi hơn (15 so với 12 trong Nehalem) và theo như Intel chúng đã được thiết kế lại để cải thiện hiệu suất của các thao tác toán học. Các đơn vị thực thi trong Sandy Bridge Mỗi đơn vị thực thi kết nối cới Scheduler bằng đường dữ liêu 128-bit. Để thực hiện các lệnh AVX mới mang 256-bit dữ liệu, thay vì thêm các đường dữ liệu và các đơn vị 256-bit vào CPU, 2 đơn vị thực thi được kết hợp với nhau (dùng cùng lúc). Page 8 . HỌC VI N CÔNG NGHỆ BƯU CHÍNH VI N THÔNG ---------- TIỂU LUẬN KỸ THUẬT VI XỬ LÝ Chủ đề số 5: Tìm hiểu kiến trúc VXL Intel Core i5/ i7 dựa trên vi kiến. các VXL dựa trên kiến trúc Nehalem, Intel vẫn sử dụng tên gọi Core i3, Core i5 và Core i7 ứng với các dòng VXL phổ thông, trung cấp và cao cấp của Sandy Bridge.
