Đang tải... (xem toàn văn)
Tiểu luận Phân tích kiến trúc PCI BUS gồm các nội dung chính như: Giới thiệu tổng quan bus, sự xuất hiện PCI bus, các đặc tính, thông số PCI bus, một số cấu trúc Bus và một số chuẩn Bus mở rộng,....
BỘ CƠNG THƯƠNG TRƯỜNG ĐẠI HỌC CƠNG NGHIỆP HÀ NỘI KHOA: CƠNG NGHỆ THƠNG TIN BÀI TIỂU LUẬN MƠN: KIẾN TRÚC MÁY TÍNH ĐỀ TÀI: PHÂN TÍCH KIẾN TRÚC PCI BUS Giáo viên: Ths Nguyễn Tuấn Tú NHĨM 2 KTPM3 K11 HAUI Hà Nội 2017 BỘ CƠNG THƯƠNG TRƯỜNG ĐẠI HỌC CƠNG NGHIỆP HÀ NỘI KHOA: CƠNG NGHỆ THƠNG TIN BÀI TIỂU LUẬN MƠN: KIẾN TRÚC MÁY TÍNH ĐỀ TÀI: PHÂN TÍCH KIẾN TRÚC PCI BUS Giáo viên : Ths Nguyễn Tuấn Tú Sinh viên thực hiện: Trần Viết Trưởng Vũ Đình Ln Nguyễn Phú Luật Nguyễn Văn Thành Đỗ Văn Dũng Lớp : ĐH KTPM3 – K11 Hà Nội – 2017 MỤC LỤC LỜI NÓI ĐẦU 4 Chương 1. Giới thiệu tổng quan bus 1 1.1 Bus 1 1.2 Phân loại bus 1 1.3 Mơ hình hệ thống bus 1 Chương 2. Sự xuất hiện PCI bus 3 2.1 Khái niệm 4 2.2 Lịch sư phát triển của PCI 9 2.3 Các kiểu bus PCI 10 Chương 3. Các đặc tính, thơng số PCI bus 12 3.1 Các thơng số của PCI được sử dụng trong các máy tính cá nhân bình thường 12 3.2.1 Đầy đủ kích thước thẻ 13 3.2.2 Thẻ MD1, MD2 14 3.2.3 Một nửa chiều dài mở rộng thẻ (defacto tiêu chuẩn) 14 3.2.4 Hồ sơ thấp (một nửa chiều cao) thẻ 14 3.3 Thẻ điện áp và keying 14 3.4 Kết nối pinout 15 3.5 Mini PCI 16 3.5.1 Mini PCI 16 3.5.2 Các chi tiết kĩ thuật của MINI PCI 17 3.5.3 PC/104Plus và PCI104 18 3.5.4 Các vật lý các biến thể khác 19 3.6 Tín hiệu bus PCI 19 3.6.1 Thời gian tín hiệu 20 3.6.2 Trọng tài 20 3.6.3 Giai đoạn địa chỉ 21 3.6.4 Các giai đoạn dữ liệu 22 3.6.5 Kết thúc giao dịch 23 Chương 4. Một số cấu trúc Bus và một số chuẩn Bus mở rộng 23 4.1 Bus PC/XT 23 4.2 Bus EISA (Extended ISA) 24 4.3 Bus MCA (Micro Channel Architecture) 24 4.4 Bus PCI (Peripheral Component Interconnect) 24 4.4 Bus VL (VESA local Bus) 24 4.5 Bus FireWire 25 KẾT LUẬN 25 LỜI NĨI ĐẦU Trong q trình học tập tại trường, chúng em đã được học hỏi và tiếp thu nhiều kiến thức chun ngành nhằm nâng cao vốn hiểu biết và là hành trang q báu giúp chúng em vững bước vào đời. Chúng em xin gửi lời cảm ơn chân thành đến q thầy cơ đã giảng dạy chúng em trong suốt thời gian qua, khoa Cơng Nghệ Thơng Tin cũng như tất cả q thầy cơ trong trường Đại học Cơng Nghiệp. Đặc biệt chúng em xin chân thành cảm ơn thầy Nguyễn Tuấn Tú người đã tận tình hướng dẫn chúng em trong suốt thời gian thực hiện đề tài này. Tuy nhiên, dù rất cố gắng nhưng do thời gian có hạn nên chắc rằng bài tiểu luận của chúng em khó tránh khỏi những thiếu sót. Chúng em rất mong nhận được sự thơng cảm và đóng góp ý kiến của q thầy cơ và các bạn để bài tiểu luận của chúng em được hồn chỉnh hơn Em xin chân thành cảm ơn! Hà Nội, 10/2017 Nhóm sinh viên thực hiện! Chương 1. Giới thiệu tổng quan bus 1.1 Bus Bus là tập hợp các đường truyền kết nối dùng để kết nối qua lại giữa 3 thành phần chính (CPU, Memory, I/O) trong 1 hệ thống máy tính Hình 1.1 Vị trí của PCI bus trong hệ thống máy tính 1.2 Phân loại bus Bus địa chỉ: thực hiện vận chuyển địa chỉ từ CPU đến modun nhớ Bus dữ liệu: thực hiện vận chuyển lệnh từ bộ nhớ tới cpu và vận chuyển dữ liệu tới các thành phần thiết bị Bus điều khiển: vận chuyển các tín hiệu điều khiển: đọc, ghi… 1.3 Mơ hình hệ thống bus Hệ thống máy tính hiện đại xây dựng và phát triển dựa trên hai hệ thống bus chủ đạo: System Bus (bus hệ thống) nối kết từ bộ xử lý đến bộ nhớ chính, bộ đệm cấp 2 (cache level 2) I/O Bus (bus ngoại vi) nối kết thiết bị ngoại vi với bộ xử lý thơng qua cầu chipset. Trong hơn một thập kỷ qua, bus hệ thống được đặt cho khá nhiều tên mới như bus chính (main bus), bus bộ xử lý (processor bus) hoặc bus cục bộ (local bus). Tương tự, bus ngoại vi (I/O bus) cũng có thêm tên mới là bus mở rộng (expansion bus), bus ngoại vi (external bus) và bus chủ (host bus) Mơ hình hệ thống máy tính Von Neumann Hình 1.2 Hệ thống máy tính Von Neumann với PCI bus Các thiết bị giao tiếp với nhau qua từng đường truyền riêng lẽ tốn q nhiều đường bus Mơ hình hệ thống máy tính ngày nay Hình 1.3 PCI bus trong hệ thống máy tính ngày nay Dùng chung 1 bus tiết kiệm đường truyền Cần bộ phân xử bus (bus arbiter) Chương 2. Sự xuất hiện PCI bus PCI (Peripheral Component Interconnect) ngay l ập t ức được đưa vào sử dụng trong các máy chủ, thay thế MCA , EISA là bus mở rộng máy chủ của sự lựa chọn. Trong máy tính chủ đạo, PCI là chậm hơn để thay thế VESA Local Bus (VLB), và khơng được thâm nhập thị trường đáng kể cho đến khi cuối năm 1994 trong máy tính Pentium thế hệ thứ hai . Tới năm 1996, VLB là tất cả nhưng đã tuyệt chủng, và các nhà sản xuất đã được thơng qua PCI ngay cả đối với 486máy tính. [3] EISA tiếp tục được sử dụng cùng với PCI đến năm 2000, Apple Computer đã thơng qua PCI cho máy tính Macintosh chun nghiệp điện (thay thế NuBus ) vào giữa năm 1995, và tiêu dùng Performa dòng sản phẩm (thay thế LC PDS ) vào giữa1996 VESA Local Bus (gọi tắt là VLbus hoặc VLB) Khuyết điểm: Chỉ thích nghi với dòng 8048 Khe cắm rất giới hạn (1 hoặc 2 khe) Độ tin cậy thấp Rất khó lắp hoặc tháo các card giao tiếp VLB Hình 2.1 PCI bus trên bảng mạch điện tử 2.1 Khái niệm Thơng thường PCI (PCI là một initialism hình thành từ Peripheral Component Interconnect, [1] một phần của tiêu chuẩn PCI Local Bus và thường được rút ngắn để PCI) là một bus máy tính để gắn các thiết bị Đặc tả PCI cũng cung cấp các tùy chọn cho tín hiệu 3.3 V, chiều rộng bus 64 bit và đồng hồ 66 MHz, nhưng thường khơng gặp sự hỗ trợ PCIX trên bo mạch chủ của máy chủ Bộ chỉ thị bus PCI thực hiện trọng tài bus giữa nhiều thạc sỹ trên bus PCI. Bất kỳ một số thạc sỹ bus nào cũng có thể nằm trên bus PCI, cũng như u cầu cho xe bt. Một cặp tín hiệu u cầu và cấp được dành riêng cho mỗi chủ xe bt 3.2 Kích thước vật lí thẻ PCI Chiều rộng tối đa của một thẻ PCI là 15.24 mm (0.6 inch) Hai chiều cao khung được xác định, được gọi là chiều cao đầy đủ và thấp. Khung hoặc lót là phần gắn chặt vào lồng thẻ để ổn định thẻ Nó cũng thường chứa các kết nối bên ngồi, do đó, nó gắn vào một cửa sổ trong trường hợp máy tính để bất kỳ kết nối có thể truy cập từ bên ngồi Mặt sau thường được gắn cố định vào trường hợp bằng ốc vít 6 32 hoặc M3, hoặc với một ngăn cố định riêng biệt là một phần của vụ án Đối với mỗi chiều cao khung, hai chiều dài khác nhau đã được chỉ định cho tổng số bốn chiều dài, được gọi là chiều dài đầy đủ và nửa chiều cho thẻ chiều cao đầy đủ, và MD1 và MD2 cho các thẻ thấp 3.2.1 Đầy đủ kích thước thẻ Các thẻ chiều cao đầy đủ ban đầu được xác định bởi chiều cao khung là 120 mm (4,7 inch). Chiều cao của một thẻ chiều cao đầy đủ chính nó là trên danh nghĩa 107 mm (4,2 inch). Chiều cao bao gồm đầu nối cạnh thẻ Hai chiều dài đã được định nghĩa cho thẻ chiều cao đầy đủ, được gọi là chiều dài đầy đủ và nửa chiều dài Thẻ PCI chiều cao đầy đủ chiều dài ban đầu được xác định là chiều dài 312 mm và chiều cao 107 mm (4,2 inch). Tuy nhiên, hầu hết các thẻ PCI hiện đại đều có kích thước từ một nửa chiều dài hoặc nhỏ hơn (xem bên dưới) và nhiều trường hợp máy tính hiện đại khơng thể chấp nhận được độ dài của một thẻ kích thước đầy đủ. Lưu ý, chiều dài này là chiều dài của bảng mạch in; nó khơng bao gồm chân ngắn góc của khung kim loại (có ảnh hưởng đến kích thước bao bì). Một số sản phẩm PCI có cơng suất cao có hệ thống làm mát hoạt động mở rộng vượt q kích thước danh nghĩa. Tương tự như vậy, một số có thể chiếm nhiều hơn một khơng gian khe: chúng được gọi là thẻ rộng gấp đơi hoặc gấp ba 13 3.2.2 Thẻ MD1, MD2 MD1 định nghĩa độ dài thẻ PCI 32bit ngắn nhất, 119,91 mm và chiều cao tối đa là 64,42 mm MD2 xác định chiều dài tối đa của một card PCI thấp profile là 167,64 mm và chiều cao tối đa là 64,44 mm. Bất kỳ thẻ PCI có cấu hình thấp nào dài hơn chiều dài MD1 được coi là thẻ MD2. Đây là yếu tố hình thức thẻ thấp nhất phổ biến nhất Bên cạnh PCI thơng thường, nhiều loại thẻ PCI Express cũng được mơ tả là yếu tố dạng MD2 thấp 3.2.3 Một nửa chiều dài mở rộng thẻ (defacto tiêu chuẩn) Thẻ chiều cao nửa chiều dài nửa chiều có chiều dài lên tới 175,26 mm (6,9 inch) và chiều cao lên đến 107 mm (4,2 inch) Kích thước thực tế của nhiều thẻ được mơ tả dưới dạng chiều cao một nửa chiều dài thấp hơn những giá trị tối đa này và chúng vẫn sẽ phù hợp với bất kỳ khe PCI PCI đủ tiêu chuẩn nào miễn là chúng sử dụng khung giá đủ chiều cao Đây thực sự là chuẩn thực tế (trên thực tế) hiện nay đa số các thẻ PCI hiện đại nằm trong phong bì này 3.2.4 Hồ sơ thấp (một nửa chiều cao) thẻ Thẻ PCI thấp (còn được gọi là thẻ LPPCI hoặc nửa chiều cao) được xác định bởi một khung giảm chiều cao xuống 79,2 mm (3,118 inch). Các đặc điểm kỹ thuật thấp hồ sơ giả định một khe PCI 3.3 volt Vít giữ cũng đã được di chuyển gần 1.35mm gấp trong khung Bản thân tấm thấp có chiều cao tối đa là 64.41 mm (2.536 inch) bao gồm đầu nối cạnh Khung nhỏ hơn sẽ khơng phù hợp với hộp máy tính để bàn chuẩn, tháp hoặc 3U gắn trên máy tính, nhưng sẽ phù hợp với nhiều hộp máy tính để bàn dạng nhỏ gọn hơn (SFF) mới hoặc trong hộp đựng 2U . Các thẻ này có thể được biết đến bởi các tên khác như "mỏng". Nhiều nhà sản xuất cung cấp cả hai loại khung với thẻ, trong đó khung thường gắn với thẻ với một cặp ốc vít cho phép trình cài đặt dễ dàng thay đổi nó PCISIG đã xác định hai chiều dài tiêu chuẩn cho các thẻ thấp 3.3 Thẻ điện áp và keying Các loại thẻ PCI điển hình có một hoặc hai bậc phím, tùy thuộc vào điện áp báo hiệu của chúng. Các loại thẻ u cầu 3,3 volts có một khay 14 56,21 mm từ phía sau thẻ; những người cần volts có notch 104.47 mm từ tấm lót. "Phổ thẻ" chấp nhận một trong hai điện áp có cả hai chốt chính. Điều này cho phép thẻ chỉ được lắp vào khe với điện áp mà chúng hỗ trợ 3.4 Kết nối pinout Đầu nối PCI được định nghĩa là có 62 đầu mối trên mỗi cạnh của đầu nối cạnh , nhưng hai hoặc bốn trong số chúng được thay thế bằng các đường nét then chốt, do đó, một thẻ có 60 hoặc 58 địa chỉ liên lạc mỗi bên. Pin 1 gần nhất với mặt sau B và A bên như sau, nhìn xuống các kết nối bo mạch chủ Hầu hết các đường dây được nối với mỗi khe song song. Các trường hợp ngoại lệ là: Mỗi khe có đầu ra REQ # riêng của nó đến, và GNT # đầu vào từ trọng tài bo mạch chủ Mỗi khe có dòng IDSEL riêng, thường kết nối với một đường AD cụ thể TDO nối liền với TDI của khe tiếp theo Thẻ khơng có hỗ trợ JTAG phải kết nối TDI với TDO để khơng phá vỡ dây chuyền PRSNT1 # và PRSNT2 # cho mỗi khe có điện trở kéo lên trên bo mạch chủ. Bo mạch chủ có thể (nhưng không phải) cảm nhận những chân này để xác định sự hiện diện của thẻ PCI và yêu cầu về điện năng của họ REQ64 # và ACK64 # được kéo riêng trên các khe cắm chỉ 32bit Các đường ngắt INTA # thơng qua INTD # được kết nối với tất cả các khe trong các đơn đặt hàng khác nhau. (INTA # trên một khe là INTB # trong lần tiếp theo và INTC # sau đó.) Ghi chú: IOPWR là +3,3 V hoặc +5 V, tùy thuộc vào bảng nối đất. Các khe cắm cũng có một dải đứng ở một trong hai nơi ngăn ngừa việc chèn các thẻ khơng có trọng điểm tương ứng, chỉ ra sự hỗ trợ cho tiêu chuẩn điện áp đó. Các thẻ phổ dụng có hai chốt và sử dụng IOPWR để xác định mức tín hiệu I / O của chúng PCI SIG khuyến khích việc truyền tín hiệu 3.3 V, đòi hỏi sự hỗ trợ cho nó từ khi sửa đổi tiêu chuẩn 2.3, nhưng hầu hết các bo mạch chủ PC sử dụng phiên bản 5 V. Vì vậy, trong khi nhiều card PCI hiện có hỗ trợ cả hai, và có hai mức chính để chỉ ra rằng, vẫn còn một số lượng lớn các thẻ 5 V chỉ có trên thị trường 15 Chân M66EN là một mặt đất bổ sung trên các xe bt PCI 5 V được tìm thấy trong hầu hết các bo mạch chủ PC. Các bo mạch chủ và bo mạch chủ khơng hỗ trợ hoạt động tần số 66 MHz cũng đã được đặt trên chân này. Nếu tất cả các người tham gia hỗ trợ hoạt động 66 MHz, một điện trở kéo lên trên bo mạch chủ tăng tín hiệu này cao và hoạt động 66 MHz được kích hoạt. Pin vẫn được kết nối với mặt đất thơng qua các tụ nối trên thẻ để bảo vệ chức che chắn AC của nó Pin PCIXCAP là một mặt đất bổ sung trên các xe bt và thẻ PCI thơng thường. Nếu tất cả các thẻ và bo mạch chủ đều hỗ trợ giao thức PCIX , điện trở kéo lên trên bo mạch chủ tăng tín hiệu này và hoạt động PCIX được kích hoạt. Pin vẫn được kết nối với mặt đất thơng qua các tụ nối trên mỗi thẻ để bảo vệ chức năng che chắn AC của nó Ít nhất một trong số PRSNT1 # và PRSNT2 # phải được căn cứ vào thẻ. Sự kết hợp đã chọn cho biết u cầu về sức mạnh tổng thể của thẻ (25 W, 15 W, hoặc 7.5 W) SBO # và SDONE là các tín hiệu từ bộ điều khiển bộ nhớ cache đến đích hiện tại. Chúng khơng phải là các đầu ra của trình khởi tạo, nhưng chúng được tơ màu theo cách đó vì chúng là đầu vào mục tiêu PME # (19A) Sự kiện quản lý điện năng (tùy chọn) được hỗ trợ trong phiên bản PCI 2.2 trở lên. Đó là một 3.3 V, cống mở , tín hiệu thấp hoạt động. Thẻ PCI có thể sử dụng tín hiệu này để gửi và nhận PME qua ổ cắm PCI trực tiếp, loại bỏ sự cần thiết phải có một cáp WakeonLAN đặc biệt 3.5 Mini PCI 3.5.1 Mini PCI Mini PCI đã được bổ sung vào phiên bản PCI 2.2 để sử dụng trong máy tính xách tay nó sử dụng bus 32bit, 33 MHz với các kết nối (3.3 V, 5 V được giới hạn đến 100 mA) và hỗ trợ cho việc quản lý bus và DMA . Kích thước tiêu chuẩn cho thẻ Mini PCI khoảng ¼ các đối tác tồn diện. Khơng có quyền truy cập vào thẻ từ bên ngồi trường hợp, khơng giống như thẻ PCI máy tính để bàn với khung chứa các kết nối. Điều này hạn chế các loại chức năng mà một thẻ Mini PCI có thể thực hiện Nhiều thiết bị Mini PCI phát triển như WiFi , Fast Ethernet , Bluetooth , modem (thường Winmodems ), card âm thanh , 16 bộ tăng tốc mã hố , SCSI , IDE ATA , bộ điều khiển SATA và thẻ kết hợp. Thẻ Mini PCI có thể được sử dụng với phần cứng được trang bị PCI thường xuyên, sử dụng bộ chuyển đổi Mini PCIto PCI. Mini PCI bị thay bởi thẻ PCI Express Mini nhỏ hơn nhiều Hình 3.1 Thẻ Mini PCI WiFi Loại IIIB Hình 3.2 Thẻ Mini PCI và Thẻ Mini PCI Express 3.5.2 Các chi tiết kĩ thuật của MINI PCI Thẻ Mini PCI có mức tiêu thụ điện năng tối đa 2 W, giới hạn chức năng có thể được thực hiện trong yếu tố hình thức này. Chúng cũng được u cầu hỗ trợ tín hiệu PCI CLKRUN # được sử dụng để bắt đầu và dừng đồng hồ PCI cho mục đích quản lý năng lượng Có ba yếu tố hình thức thẻ: loại I, loại II, và loại III thẻ. Đầu nối thẻ được sử dụng cho mỗi loại bao gồm: Loại I và II sử dụng đầu nối xếp chồng 100 chân, trong khi Loại III sử dụng đầu nối cạnh 124chân, tức là đầu nối cho loại I và II khác với loại đầu nối loại III, là trên cạnh của một thẻ, giống như với một SODIMM . 24 chân bổ sung cung cấp các tín hiệu bổ sung cần thiết để định tuyến I / 17 O qua kết nối hệ thống (âm thanh, ACLink , LAN , giao diện đường dây điện thoại). Thẻ Loại II có các đầu nối gắn RJ11 và RJ45. Các thẻ này phải được đặt cạnh máy tính hoặc ổ cắm để các cổng RJ11 và RJ45 có thể được gắn để truy cập bên ngồi Thẻ cạnh ngoài Kiể hệ thống Kết nối u máy chủ lưu trữ Kích thước Bình luận Khơng Ghép 100 7.5 mm × 70 mm Khối Z lớn (7,5 chân × 45 mm mm) IB Khơng Kích thước Z Ghép 100 5,5 mm × 70 mm nhỏ (5,5 chân × 45 mm mm) IIA Vâng Ghép 100 17.44 mm × Kích thước Z chân 70 mm × 45 mm lớn (17,44 mm) Vâng Kích thước Z Ghép 100 5,5 mm × 78 mm nhỏ (5,5 chân × 45 mm mm) IA IIB IIIA Khơng Kích thước Y Cáp Thẻ 2.4 mm x 59.6 lớn (50,95 124Pin mm × 50.95 mm mm) IIIB Khơng Kích thước Y Cáp Thẻ 2.4 mm x 59.6 nhỏ (44,6 124Pin mm × 44.6 mm mm) 3.5.3 PC/104Plus và PCI104 Các thành phần nhúng của PC / 104 Plus và PCI104 bao gồm một khe kết nối PCI 120 pin PC/104 (hoặc PC104 ) là một gia đình của các tiêu chuẩn máy tính nhúng xác định cả hai yếu tố hình thức và xe bt máy tính . PC / 104 được sử dụng cho các mơi trường chun biệt, nơi đòi hỏi một hệ thống máy tính nhỏ, gồ ghề. Tiêu chuẩn này là mơ đun, và cho phép người tiêu dùng xếp chồng lên nhau các bảng từ nhiều nhà sản xuất COTS để sản xuất một hệ thống nhúng tùy chỉnh. [1] Hệ số PC / 104 ban đầu hơi nhỏ hơn so với bo mạch chủ máy để bàn ở 3.550 x 3.775 inch (90 x 96 mm). Khơng giống như các dạng 18 máy tính phổ biến khác như ATX , dựa trên bo mạch chủ hoặc bảng nối đa năng , các bảng PC / 104 được xếp chồng lên nhau như các khối xây dựng. Đặc điểm PC / 104 xác định bốn lỗ gắn các góc của mỗi mơđun, cho phép các tấm ván được gắn chặt với nhau bằng cách sử dụng các thanh chống . Các đầu nối xe bt stackable và sử dụng standoffs cung cấp một gắn kết mạnh mẽ hơn so v ới khe c ắm được tìm thấy trong máy tính để bàn máy tính. Kích thước vỏ nhỏ gọn hơn nữa góp phần làm cho độ bền của các yếu tố hình thức bằng cách giảm khả năng của PCB uốn cong dưới cú sốc và rung động Một hệ thống PC / 104 điển hình (thường được gọi là "ngăn xếp") sẽ bao gồm một bảng CPU , bảng cung cấp điện và một hoặc nhiều bảng ngoại vi, chẳng hạn như một mơ đun thu thập dữ liệu , bộ thu tín hiệu GPS hoặc bộ điều khiển mạng LAN khơng dây . Một loạt các bo mạch ngoại vi có sẵn từ các nhà cung cấp khác nhau. Người dùng có thể thiết kế một ngăn xếp kết hợp các bảng từ nhiều nhà cung cấp. Chiều cao tổng thể, trọng lượng và mức tiêu thụ năng lượng của ngăn xếp có thể khác nhau tùy thuộc vào số lượng bảng được sử dụng PC / 104 đơi khi được gọi là "PC stackable", vì hầu hết kiến trúc bắt nguồn từ máy tính để bàn. [2] Phần lớn các PC / 104 bảng CPU là x86 tương thích và bao gồm giao diện PC tiêu chuẩn như cổng nối tiếp , USB , Ethernet , và VGA . Một hệ thống x86 PC / 104 thường có khả sử dụng hệ điều hành PC tiêu chuẩn DOS, Windows Linux. Tuy nhiên, phổ biến để sử dụng một hệ điều hành thời gian thực , chẳng hạn như VxWorks 3.5.4 Các vật lý các biến thể khác Thông thường các hệ thống tiêu dùng chỉ định "N x PCI slots" mà khơng nêu rõ các kích thước thực của khơng gian có sẵn. Trong một số hệ thống các yếu tố hình thức nhỏ, điều này có thể khơng đủ để cho phép các card PCI "halflength" thậm chí còn phù hợp. Mặc dù hạn chế này, các hệ thống này vẫn còn hữu ích vì nhiều thẻ PCI hiện đại là nhỏ hơn đáng kể so với nửa chiều dài 3.6 Tín hiệu bus PCI Các giao dịch bus PCI được điều khiển bởi năm tín hiệu điều khiển chính, hai điều khiển người khởi tạo giao tác 19 (FRAME # và IRDY #), và ba được điều khiển bởi đích (DEVSEL #, TRDY # và STOP #). Có hai tín hiệu trọng tài bổ sung (REQ # và GNT #) được sử dụng để có được sự cho phép để bắt đầu một giao dịch. Tất cả đều hoạt động thấp , có nghĩa là trạng thái hoạt động hoặc bị khẳng định là một điện áp thấp. Các điện trở kéo lên trên bo mạch chủ đảm bảo chúng sẽ vẫn ở mức cao (khơng hoạt động hoặc bị ngắt) nếu khơng được điều khiển bởi bất kỳ thiết bị nào, nhưng bus PCI khơng phụ thuộc vào điện trở để thay đổi mức tín hiệu; tất các thiết bị lái xe tín hiệu cao cho một chu kỳ trước khi dừng để lái xe các tín hiệu 3.6.1 Thời gian tín hiệu Tất cả các tín hiệu bus PCI được lấy mẫu trên cạnh tăng của đồng hồ. Các tín hiệu thay đổi theo danh nghĩa trên cạnh rơi xuống của đồng hồ, cho mỗi thiết bị PCI khoảng một chu kỳ nửa chu kỳ để quyết định làm thế nào để đáp ứng với các tín hiệu mà nó quan sát được trên cạnh tăng và một nửa chu kỳ đồng hồ để truyền phản ứng của nó tới thiết bị kia Bus PCI u cầu mỗi khi thiết bị điều khiển tín hiệu PCI bus thay đổi, một chu kỳ quay vòng phải trơi qua giữa thời điểm một thiết bị dừng truyền tín hiệu và thiết bị kia khởi động. Nếu khơng có điều này, có thể có một khoảng thời gian khi cả hai thiết bị đang lái xe tín hiệu, điều này sẽ cản trở hoạt động của xe bt Sự kết hợp của chu kỳ quay vòng và u cầu lái xe một đường dây điều khiển cao cho một chu kỳ trước khi dừng để lái nó có nghĩa là mỗi đường dây điều khiển chính phải cao trong ít nhất hai chu kỳ khi thay đổi chủ sở hữu. Giao thức PCI bus được thiết kế vì vậy hiếm khi nó là một giới hạn; chỉ trong một vài trường hợp đặc biệt (đáng chú ý là giao dịch nhanh chóng trở lại ) là cần thiết để chèn thêm sự chậm trễ để đáp ứng u cầu này 3.6.2 Trọng tài Bất kỳ thiết bị nào trên một bus PCI có khả năng hoạt động như một bus master có thể bắt đầu một giao dịch với bất kỳ thiết bị khác. Để đảm bảo rằng chỉ có một giao dịch được bắt đầu tại một thời điểm, mỗi bậc thầy phải đợi tín hiệu cấp ngân hàng GNT #, từ một trọng tài viên đặt trên bo mạch chủ. Mỗi thiết bị có một dòng u cầu riêng REQ # u cầu bus, nhưng trọng tài có thể "đỗ xe" tín hiệu cấp bus tại bất kỳ thiết bị nào nếu khơng có u cầu hiện tại 20 Trọng tài có thể loại bỏ GNT # vào bất kỳ lúc nào. Một thiết bị mất GNT # có thể hồn thành giao dịch hiện tại, nhưng khơng thể bắt đầu một (bằng cách xác nhận FRAME #) trừ khi nó quan sát GNT # đã khẳng định chu kỳ trước khi nó bắt đầu Trọng tài cũng có thể cung cấp GNT # bất kỳ lúc nào, kể cả trong giao dịch của một bậc thầy khác. Trong một giao dịch, một trong hai FRAME # hoặc IRDY # hoặc cả hai đều được khẳng định; khi cả hai bị bỏ lại, xe bt khơng hoạt động. Một thiết bị có thể bắt đầu một giao dịch bất cứ lúc nào mà GNT # được khẳng định và xe bt đang nhàn rỗi 3.6.3 Giai đoạn địa chỉ Một giao dịch PCI bus bắt đầu với giai đoạn địa chỉ. Người khởi tạo, thấy rằng nó có GNT # và bus đang nhàn rỗi, sẽ đưa địa chỉ đích đến các đường AD [31: 0], lệnh liên quan (ví dụ như đọc bộ nhớ, hoặc viết I / O) trên C / BE [3 : 0] # dòng, và kéo FRAME # thấp Mỗi thiết bị khác kiểm tra địa chỉ và lệnh và quyết định có đáp ứng như là mục tiêu bằng cách khẳng định DEVSEL #. Một thiết bị phải trả lời bằng cách khẳng định DEVSEL # trong vòng 3 chu kỳ. Các thiết bị hứa hẹn đáp ứng trong vòng 1 hoặc 2 chu kỳ được cho là có "fast DEVSEL" hoặc "DEVSEL trung bình", tương ứng. (Trên thực tế, thời gian để đáp ứng là 2,5 chu kỳ, vì các thiết bị PCI phải truyền tải tất cả các tín hiệu nửa chu kỳ sớm để chúng có thể nhận được ba chu kỳ sau đó) Lưu ý rằng thiết bị phải chốt địa chỉ trong chu kỳ đầu; người khởi tạo được u cầu phải xố địa chỉ và lệnh khỏi xe bt trong chu kỳ tiếp theo, ngay cả trước khi nhận được phản hồi DEVSEL # Thời gian bổ sung chỉ có sẵn để giải thích địa chỉ và lệnh sau khi nó được bắt Vào chu kỳ thứ năm của giai đoạn địa chỉ (hoặc sớm hơn nếu tất cả các thiết bị khác có DEVSEL trung bình hoặc nhanh hơn), thì một "giải mã subtractive" bắt được cho một số phạm vi địa chỉ. Điều này thường được sử dụng bởi một cây cầu bt ISA cho các địa chỉ trong phạm vi của nó (24 bit cho bộ nhớ và 16 bit cho I / O) Vào chu kỳ thứ sáu, nếu khơng có phản hồi, người khởi tạo có thể huỷ bỏ giao dịch bằng cách deasserting FRAME #. Đây gọi là hủy bỏ abort chủ và thường là đối với các cây cầu giao tiếp PCI để trả về tất cả các dữ liệu (0xFFFFFFFF) trong trường hợp này. Do đó các thiết bị PCI thường được thiết kế để tránh sử dụng giá trị tất 21 trong sổ đăng ký trạng thái quan trọng, do đó lỗi này có thể dễ dàng phát hiện bằng phần mềm 3.6.4 Các giai đoạn dữ liệu Sau giai đoạn địa chỉ (cụ thể, bắt đầu với chu kỳ mà DEVSEL # đi thấp) xuất hiện một burst của một hoặc nhiều giai đoạn dữ liệu. Trong mọi trường hợp, bộ khởi tạo các tín hiệu chọn active byte thấp trên dòng C / BE [3: 0] #, nhưng dữ liệu trên AD [31: 0] có thể được kích hoạt bởi bộ khởi (trong trường hợp viết) hoặc mục tiêu (trong trường hợp đọc) Trong các giai đoạn dữ liệu, các dòng C / BE [3: 0] # được giải nghĩa là kích hoạtthấp byte cho phép. Trong trường hợp viết, các tín hiệu được khẳng định chỉ ra rằng trong bốn byte trên bus AD sẽ được ghi vào vị trí địa chỉ. Trong trường hợp của một bài đọc, chúng chỉ ra các byte nào mà người khởi tạo quan tâm. Đối với các lần đọc, ln ln là hợp pháp để bỏ qua các tín hiệu bật byte và đơn giản trả về tất cả 32 bit; các tài ngun bộ nhớ cacheable được u cầu ln trả về 32 bit hợp lệ. Các byte cho phép chủ yếu hữu ích cho I / O khơng gian truy cập nơi mà đọc có tác dụng phụ Một giai đoạn dữ liệu với tất cả bốn dòng C / BE # được deasserted được cho phép một cách rõ ràng theo tiêu chuẩn PCI, và khơng có hiệu lực đối với mục tiêu khác ngồi việc thúc đẩy địa chỉ trong q trình truy cập burst đang tiến hành Giai đoạn dữ liệu tiếp tục cho đến khi cả hai bên đã sẵn sàng để hồn tất q trình chuyển tiếp và tiếp tục đến giai đoạn dữ liệu kế tiếp. Người khởi xướng khẳng định IRDY # (Người khởi xướng đã sẵn sàng) khi khơng còn phải đợi nữa, trong khi mục tiêu khẳng định TRDY # (đã sẵn sàng). Cho dù bên nào đang cung cấp dữ liệu phải lái nó trên bus AD trước khi xác nhận tín hiệu sẵn sàng của nó Khi một trong những người tham gia khẳng định tín hiệu sẵn sàng của nó, nó có thể khơng trở nên khơng sẵn sàng hoặc thay đổi các tín hiệu điều khiển cho đến kết thúc giai đoạn dữ liệu. Người nhận dữ liệu phải chốt tồn bộ bus AD mỗi chu kỳ cho đến khi nó thấy cả hai IRDY # và TRDY # khẳng định, đánh dấu sự kết thúc của giai đoạn dữ liệu hiện tại và chỉ ra rằng dữ liệu đã được latched là từ cần truyền Để duy trì tốc độ bung đầy đủ, người gửi dữ liệu sau đó có chu kỳ nửa chu kỳ sau khi nhìn thấy cả IRDY # và TRDY # đã khẳng định lái xe từ tiếp theo lên xe bt AD 22 Điều này tiếp tục chu trình địa chỉ được minh họa ở trên, giả sử một chu trình địa chỉ duy nhất với DEVSEL trung bình, vì vậy mục tiêu đáp ứng đúng thời gian cho đồng hồ 3. Tuy nhiên, vào thời điểm đó, cả hai bên đã sẵn sàng để truyền dữ liệu. Đối với đồng hồ 4, bộ chủ đã sẵn sàng, nhưng mục tiêu khơng. Trên đồng hồ 5, cả hai đều đã sẵn sàng và truyền dữ liệu diễn ra (như được chỉ ra bởi các đường thẳng đứng). Đối với đồng hồ 6, mục tiêu đã sẵn sàng để chuyển, nhưng khởi không. Trên đồng hồ 7, người khởi tạo đã sẵn sàng và liệu được truyền. Đối với đồng hồ 8 và 9, cả hai bên vẫn sẵn sàng để truyền dữ liệu và dữ liệu được truyền ở tốc độ tối đa có thể (32 bit mỗi chu kỳ đồng hồ) Trong trường hợp đồng hồ đọc, đồng hồ 2 được dành riêng để xoay bus AD, do đó, mục tiêu khơng được phép truyền dữ liệu trên xe bt ngay cả khi nó có khả năng nhanh chóng DEVSEL 3.6.5 Kết thúc giao dịch Một bên có thể u cầu kết thúc burst sau giai đoạn dữ liệu hiện tại. Các thiết bị PCI đơn giản khơng hỗ trợ cụm từ đa ngữ sẽ ln u cầu điều này ngay lập tức. Ngay cả các thiết bị hỗ trợ burst có một số giới hạn về chiều dài tối đa mà chúng có thể hỗ trợ, chẳng hạn như sự kết thúc của bộ nhớ địa chỉ của chúng Chương 4. Một số cấu trúc Bus và một số chuẩn Bus mở rộng 4.1 Bus PC/XT Là Bus ra đời phục vụ cho VXL 8086 và cơ sở là máy tính PC XT Hoạt động ở tần số 4,47 MHz Độ rộng bit dữ liệu là 8 bit Băng thơng tối đa là 8,83MBps Có 20 đường địa chỉ quản lý 1MB bộ nhớ Khe cắm có 2 hàng chân gồm 62 tiếp điểm 23 4.2 Bus EISA (Extended ISA) Đây là chuẩn mở rộng của ISA Hoạt động ở tần số 8,83 MHz Độ rộng bit dữ liệu là 32 Băng thơng tối đa là khoảng 33,32 MBps Có 24 đường địa và 8 đường mở rộng đến 4GB bộ nhớ EISA tương thích hồn tồn cho ISA 4.3 Bus MCA (Micro Channel Architecture) Chuẩn đầu tiên được IBM cơng bố vào tháng 4 năm 1987, khơng tương thích với Bus ISA Có thể hoạt động với 32 bit dữ liệu Tần số hoạt động 10 MHz Băng thơng đạt 20 MBps 4.4 Bus PCI (Peripheral Component Interconnect) Là loại Bus có tốc độ tương đối cao và phổ biến thay thế cho ISA và EISA. Và là Bus cục bộ: Hoạt động tần số 33 MHz, sau đó được nâng cấp lên 66 MHz (phiên bản PCI 2.1) Độ rộng bit dữ liệu là 32 và 64bit Băng thơng tối đa là khoảng 66 MBps Bus này kết nối với Bus vi xử lí thơng qua 1chip cầu nối đặc biệt là cầu PCI Cho phép thiết kế tối đa 5 cổng mở rộng. Thơng thường có 3 đến 4 khe cắm trên bản mạch chính là: card màn hình, điều khiển ổ đĩa, cầu chuyển sang ISA và các mạch khác 4.4 Bus VL (VESA local Bus) Bus VL cũng giống như PCI nhưng Bus VL hoạt động tần số 50MHz cho nên băng thơng cực đại có thể lên tới 107Mbps. Về cơ 24 bản băng thơng của Bus VL và PCI cao lý do là phụ thuộc xung nhịp của vi xử lí nên tránh được hiện tượng thắt cổ chai” 4.5 Bus FireWire Firewire hay còn gọi là IEE1394 là Bus cho phép thiết bị ngoại vi trao đổi dữ liệu với máy tính theo kiểu nối tiếp. Băng thơng tối đa đạt 400Mbps, Bus nối tiếp nhanh sau USB 2.0. Một Bus Firewire có thể nối được tối đa 63 thiết bị ngoại vi với nhau. Để kết nối với máy tình qua chuẩn IEEE1394 cần phải có card mạng (NIC) cho mỗi máy và nếu có hơn 2 máy thì phải cần hub hoặc switch KẾT LUẬN Chiếc máy tính ngày nay đã có vơ số những cải tiến: thơng minh hơn, nhỏ gọn hơn, tốc độ nhanh hơn, hiệu năng vượt trội hơn, tiết kiệm năng lượng hơn Để đáp ứng được những u cầu đó, hệ thống Bus cũng phải được cải tiến khơng ngừng. Hàng loạt chuẩn giao tiếp mới ra đời với kích thước nhỏ gọn hơn, tính tương thích cao hơn, tốc độ truyền tải tăng lên đáng kể, độ trễ và độ cản trở được hạn chế tối đa có thể. Việc nắm bắt được sự cải tiến đó giúp chúng ta dễ dàng trong việc lựa chọn được những thiết bị phần cứng phù hợp với những chuẩn giao tiếp mà chiếc máy tính thân u của mình hỗ trợ, từ đó giúp chúng ta tận dụng tối đa những tiến của khoa học cơng nghệ đồng thời tiết kiệm chi phí và mang lại hiệu sử dụng tối đa. Dưới sự hướng dẫn của thầy Nguyễn Tuấn Tú, chúng em thực hiện đề tài này để mang tới cho các bạn một cách tiếp cận vấn đề “Kiến Trúc PCI bus” đơn giản và hiệu quả hơn Như đã nói trên, đề tài của chúng em chỉ là tiêu biểu của một trong số rất nhiều những cách thức tiếp cận vấn đề “Phân tích kiến trúc PCI bus” thực sự có hiệu quả, mang lại những hiểu biết sâu hơn, đồng thời giúp mọi người có cách nhìn đúng đắn hơn vè vị trí và vai trò của hệ thống PCI Bus trong máy tính. Tuy có sự hạn hẹp cả về mặt thời gian vả trình độ nhưng với đề tài này, chúng em đã cố gắng hết sức để có thể hồn thành các u cầu đặt ra, bao gồm: 25 Khái niệm về bus và các loại bus Sự xuất hiện và lịch sử của PCI bus Các đặc tính, thơng số kĩ thuật của PCI bus Một số cấu trúc bus và bus chuẩn mở rộng Bài tiểu luận của nhóm chúng em đến đây là kết thúc, nhóm em rất cám ơn thầy đã bỏ chút thời gian q báu để đọc bài của nhóm em, vẫn biết bài của chúng em sẽ còn nhiều điều sai sót chúng em mong thầy sẽ giúp đỡ chúng em có thể hồn thiện bài tập này hơn nữa.Chúng em xin chân thành cảm ơn! 26 27 ... lý (processor bus) hoặc bus cục bộ (local bus) . Tương tự, bus ngoại vi (I/O bus) cũng có thêm tên mới là bus mở rộng (expansion bus) , bus ngoại vi (external bus) và bus chủ (host bus) Mơ hình hệ thống máy tính Von Neumann... TRƯỜNG ĐẠI HỌC CƠNG NGHIỆP HÀ NỘI KHOA: CƠNG NGHỆ THƠNG TIN BÀI TIỂU LUẬN MƠN: KIẾN TRÚC MÁY TÍNH ĐỀ TÀI: PHÂN TÍCH KIẾN TRÚC PCI BUS Giáo viên : Ths Nguyễn Tuấn Tú... vấn đề Kiến Trúc PCI bus đơn giản và hiệu quả hơn Như đã nói trên, đề tài của chúng em chỉ là tiêu biểu của một trong số rất nhiều những cách thức tiếp cận vấn đề Phân tích kiến trúc PCI bus