BÀI GIẢNG ĐIỆN TỬ SỐ NỘI DUNG MÔN HỌC Chương 1: Hệ đếm Chương 2: Hàm Boole cổng logic Chương 3: Mạch logic tổ hợp Chương 4: Mạch logic Chương 5: Bộ nhớ bán dẫn www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang BÀI GIẢNG ĐIỆN TỬ SỐ Chương – MẠCH LOGIC TỔ HỢP 3.1 Khái niệm chung 3.2 Phân tích mạch logic tổ hợp 3.3 Thiết kế mạch logic tổ hợp 3.4 Mạch mã hóa – giải mã 3.5 Mạch hợp kênh – phân kênh 3.6 Mạch số học 3.7 Mạch so sánh 3.8 Mạch tạo/ kiểm tra chẵn lẻ 3.9 Mạch tạo/ kiểm tra mã Hamming 3.10 Đơn vị số học logic ALU 3.11 Hazard mạch tổ hợp www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang BÀI GIẢNG ĐIỆN TỬ SỐ Mạch tổ hợp (1)  Đặc điểm: - Trị số tín hiệu đầu thời điểm xét phụ thuộc vào tổ hợp giá trị tín hiệu đầu vào - Được cấu trúc nên từ cổng logic Phương pháp biểu diễn chức logic mạch tổ hợp: - Hàm logic (thường áp dụng cho vi mạch cỡ nhỏ - SSI) - Bảng trạng thái (vi mạch cỡ vừa – MSI) - Bảng Karnaugh - Đồ thị dạng xung www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang BÀI GIẢNG ĐIỆN TỬ SỐ Mạch tổ hợp (2) – Sơ đồ khối tổng quát X0 X1 n đầu vào Xi Mạch logic tổ hợp Xn Y0 Y1 Yj m đầu Ym Hệ phương trình tổng quát:  Y0 = f  X , X1 , , X n    Y1 = f1  X , X1 , , X n    Ym = f m  X , X1 , , X n   www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang BÀI GIẢNG ĐIỆN TỬ SỐ Chương – MẠCH LOGIC TỔ HỢP 3.1 Khái niệm chung 3.2 Phân tích mạch logic tổ hợp 3.3 Thiết kế mạch logic tổ hợp 3.4 Mạch mã hóa – giải mã 3.5 Mạch hợp kênh – phân kênh 3.6 Mạch số học 3.7 Mạch so sánh 3.8 Mạch tạo/ kiểm tra chẵn lẻ 3.9 Mạch tạo/ kiểm tra mã Hamming 3.10 Đơn vị số học logic ALU 3.11 Hazard mạch tổ hợp www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang BÀI GIẢNG ĐIỆN TỬ SỐ Phân tích mạch logic tổ hợp (1) Phân tích mạch logic tổ hợp từ sơ đồ cho trước xác định chức năng, dạng sóng, tính kỹ thuật, mạch Từ rút gọn, chuyển đổi dạng thực mạch điện để có lời giải tối ưu Phương pháp: – Với mạch đơn giản: tiến hành lập bảng trạng thái, viết biểu thức, rút gọn, tối ưu (nếu cần) vẽ lại mạch điện – Với mạch phức tạp: tiến hành phân đoạn mạch để viết biểu thức, sau rút gọn, tối ưu (nếu cần) vẽ lại mạch điện www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang BÀI GIẢNG ĐIỆN TỬ SỐ Phân tích mạch logic tổ hợp (2) – Ví dụ Phân tích mạch điện sau, nêu chức mạch: A B C A B C A B C A B C www.ptit.edu.vn f GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang BÀI GIẢNG ĐIỆN TỬ SỐ Phân tích mạch logic tổ hợp (3) - VD Bước 1: Lập Bảng trạng thái: A B C f 0 0 0 0 0 1 1 0 1 1 1 1 1 www.ptit.edu.vn A B C A B C A B C A B C f Bước 2: Viết biểu thức: f  A,B,C     3,5,6,7  GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang BÀI GIẢNG ĐIỆN TỬ SỐ Phân tích mạch logic tổ hợp (4) - VD Bước 3: Rút gọn: f  A,B,C   3,5,6,7  f = AB + BC + AC BC 00 01 11 10 0 1 1 A f3 = BC f2 = AB f1 = AC Bước 4: Tối ưu dạng toàn NAND: f  AB  BC  AC f  AB  BC  AC f  AB.BC.AC www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang BÀI GIẢNG ĐIỆN TỬ SỐ Phân tích mạch logic tổ hợp (5) - VD Bước 5: Vẽ mạch điện dạng tối ưu: A B C A B C A B C A B C www.ptit.edu.vn A B A f C B f C GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 10 BÀI GIẢNG ĐIỆN TỬ SỐ 3.8.3 Mạch kiểm tra chẵn lẻ Sơ đồ khối: n bit liệu Kiểm tra hệ Bit chẵn lẻ chẵn/lẻ P ,P  e o Bảng trạng thái: Biểu thức: f o  d3  d  d1  p f e  f o  d  d  d1  p www.ptit.edu.vn fe fo d3 0 0 0 0 1 1 1 1 d2 0 0 1 1 0 0 1 1 GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 d1 0 1 0 1 0 1 0 1 P 1 1 1 1 fe 0 1 0 1 0 fo 1 0 1 0 1 Trang 88 BÀI GIẢNG ĐIỆN TỬ SỐ Chương – MẠCH LOGIC TỔ HỢP 3.1 Khái niệm chung 3.2 Phân tích mạch logic tổ hợp 3.3 Thiết kế mạch logic tổ hợp 3.4 Mạch mã hóa – giải mã 3.5 Mạch hợp kênh – phân kênh 3.6 Mạch số học 3.7 Mạch so sánh 3.8 Mạch tạo/ kiểm tra chẵn lẻ 3.9 Mạch tạo/ kiểm tra mã Hamming 3.10 Đơn vị số học logic ALU 3.11 Hazard mạch tổ hợp www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 89 BÀI GIẢNG ĐIỆN TỬ SỐ 3.9.1 Mã Hamming - Mã Hamming: ghép thêm số bit kiểm tra P vào thông tin để đảm bảo tính chẵn/lẻ hệ thống - Mã Hamming có khả sửa sai lỗi, có sơ đồ tạo mã giải mã đơn giản - Số bit kiểm tra P số bit tin tức D phải thỏa mãn biểu thức: D  P   2P - Vị trí bit P: bit có thứ tự 2i tính từ bit có trọng số nhỏ - Ví dụ: với số bit tin tức D = 5, số bit kiểm tra chẵn/lẻ P = Cách xếp vị trí bit sau: D5 P3 D4 D3 D2 P2 D1 P1 P0 (*) - Bit chẵn lẻ P có nhiệm vụ kiểm tra tính chẵn lẻ bit vị trí mà chiếm giữ có giá trị tương ứng theo bảng nhị phân (kể nó) www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 90 BÀI GIẢNG ĐIỆN TỬ SỐ 3.9.2 Mạch tạo mã Hamming (1) Bit P0 kiểm tra tính chẵn/lẻ vị trí : 1, 3, 5, 7, 9, 11,13,15 Bit P1 kiểm tra tính chẵn/lẻ vị trí : 2, 3, 6, 7, 10, 11,14,15 Bit P2 kiểm tra tính chẵn/lẻ vị trí : 4, 5, 6, 7, 12,13,14,15 Bit P3 kiểm tra tính chẵn/lẻ vị trí : 8, 9, 10, 11,12,13,14,15 www.ptit.edu.vn Vị trí Hệ nhị phân P3P2P1P0 10 11 12 13 14 15 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 91 BÀI GIẢNG ĐIỆN TỬ SỐ 3.9.2 Mạch tạo mã Hamming (2) – VD: D = 5, P = D5 P3 D4 D3 D2 P2 D1 P1 P0 (*) * Tạo mã Hamming chẵn: P0  vị trí  vị trí  vị trí  vị trí = P0 = D1  D2 D4  D5 P0  D1  D2 D4  D5 = P1 = D1  D3  D4 P1  D1  D3  D4 =0 P2  D2  D3 D4 =0 P2 = D2  D3 D4 P3  D5 =0 P3 = D5 www.ptit.edu.vn  GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 92 BÀI GIẢNG ĐIỆN TỬ SỐ 3.9.2 Mạch tạo mã Hamming (3) – VD: D = 5, P = D5 P3 D4 D3 D2 P2 D1 P1 P0 (*) * Tạo mã Hamming lẻ: P0  D1  D2 D4  D5 = P0  D1  D  D  D5 P1  D1  D3  D4 =1 P1  D1  D3  D P2  D2  D3 D4 =1 P2  D  D3  D P3  D5 =1 P3  D5 www.ptit.edu.vn  GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 93 BÀI GIẢNG ĐIỆN TỬ SỐ 3.9.3 Mạch kiểm tra mã Hamming Khi nhận từ mã, tiến hành kiểm tra tính chẵn lẻ nhóm bit vị trí: S0 : 1, 3, 5, 7, 9, 11,13,15 S1 : 2, 3, 6, 7, 10, 11,14,15 S2 : 4, 5, 6, 7, 12,13,14,15 S3 : 8, 9, 10, 11,12,13,14,15 * Kiểm tra mã Hamming: (ví dụ số bit thơng tin D = 5, số bit kiểm tra P = 4) S0 = vị trí  vị trí  vị trí  vị trí  vị trí = (chẵn) (= (lẻ)) S1 = vị trí  vị trí  vị trí  vị trí = (chẵn) (= (lẻ)) S2 = vị trí  vị trí  vị trí  vị trí = (chẵn) (= (lẻ)) S3 = vị trí  vị trí = (chẵn) (= (lẻ)) - Nếu kết thu khác (chẵn) tổ hợp S3S2S1S0 (nhị phân) vị trí bit lỗi - Nếu kết thu khác (lẻ) bù S3S2S1S0 vị trí bit lỗi www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 94 BÀI GIẢNG ĐIỆN TỬ SỐ 3.9.4 Ví dụ (1): Cho từ mã thông tin 10110, xây dựng từ mã Hamming chẵn Giả sử phía thu nhận chuỗi thơng tin là: 110010010 Kiểm tra lỗi sửa lỗi (nếu có) Giải: -Số bit thông tin: D = 5, suy số bit kiểm tra: P = - Vị trí bit P: D5 P3 D4 D3 D2 P2 D1 P1 P0 www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 (*) Trang 95 BÀI GIẢNG ĐIỆN TỬ SỐ 3.9.4 Ví dụ (2) – Xây dựng từ mã Hamming chẵn  Tìm P: D5 P3 D4 D3 D2 P2 D1 P1 P0 P3 1 P2 P1 P0 P0  D1  D2 D4  D5 = P0 = D1  D2 D4  D5 =  1 1= P1  D1  D3  D4 =0 P1 = D1  D3  D4 =  1 =1 P2  D2  D3 D4 =0 P2 = D2  D3 D4 =  1 =0 P3  D5 =0 P3 = D5 =1  Từ mã Hamming chẵn phát đi: D5 P3 D4 www.ptit.edu.vn D3 D2 P2 D1 P1 P0 1 0 GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 96 BÀI GIẢNG ĐIỆN TỬ SỐ 3.9.4 Ví dụ (3) – Kiểm tra sửa lỗi  Từ mã nhận được: b9 b8 b7 b6 b5 b4 b3 b2 b1  Kiểm tra S: 1 0 0 S0 = b1  b3  b5  b7  b9 =     1= S1 = b2  b3  b6  b7 =  0  =1 S2 = b4  b5  b6  b7 =  1  =1 S3 = b8  b9 =11 =0  Lỗi vị trí 0110 (vị trí 6) Sửa lỗi: b9 b8 b7 b6 b5 b4 b3 b2 b1 www.ptit.edu.vn 1 GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 0 Trang 97 BÀI GIẢNG ĐIỆN TỬ SỐ Chương – MẠCH LOGIC TỔ HỢP 3.1 Khái niệm chung 3.2 Phân tích mạch logic tổ hợp 3.3 Thiết kế mạch logic tổ hợp 3.4 Mạch mã hóa – giải mã 3.5 Mạch hợp kênh – phân kênh 3.6 Mạch số học 3.7 Mạch so sánh 3.8 Mạch tạo/ kiểm tra chẵn lẻ 3.9 Mạch tạo/ kiểm tra mã Hamming 3.10 Đơn vị số học logic ALU 3.11 Hazard mạch tổ hợp www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 98 BÀI GIẢNG ĐIỆN TỬ SỐ Đơn vị số học logic ALU – Arithmetic Logic Unit ALU thành phần thiếu máy tính Nó bao gồm khối khối logic khối số học khối ghép kênh - Khối logic: Thực phép tính logic: AND, OR, NOT, XOR… - Khối số học: Thực phép tính số học: cộng, trừ, tăng 1, giảm Sơ đồ khối ALU bit: www.ptit.edu.vn 4 Thanh ghi A Thanh ghi B 4 Cin M F0 F1 ALU GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Ghi trạng thái Trang 99 BÀI GIẢNG ĐIỆN TỬ SỐ Chương – MẠCH LOGIC TỔ HỢP 3.1 Khái niệm chung 3.2 Phân tích mạch logic tổ hợp 3.3 Thiết kế mạch logic tổ hợp 3.4 Mạch mã hóa – giải mã 3.5 Mạch hợp kênh – phân kênh 3.6 Mạch số học 3.7 Mạch so sánh 3.8 Mạch tạo/ kiểm tra chẵn lẻ 3.9 Mạch tạo/ kiểm tra mã Hamming 3.10 Đơn vị số học logic ALU 3.11 Hazard mạch tổ hợp www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 100 BÀI GIẢNG ĐIỆN TỬ SỐ Hazard mạch tổ hợp  Là tượng hoạt động lúc lúc khơng mạch (còn gọi sai nhầm)  Bản chất Hazard: chạy đua tín hiệu vào  Phân loại: - Hazard tĩnh - Hazard động - Hazard hàm số - Hazard logic  Biện pháp khắc phục: - Khơng để có tượng chạy đua tín hiệu vào - Chọn linh kiện hay IC có thời gian trễ nhỏ - Sử dụng xung đồng làm xung khóa xung mở - Dùng tụ lọc - Thay đổi chức điều khiển www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 101 BÀI GIẢNG ĐIỆN TỬ SỐ Câu hỏi www.ptit.edu.vn GIẢNG VIÊN: ThS NGUYỄN TRUNG HIẾU BỘ MÔN: KTĐT - KHOA KTĐT1 Trang 102