ĐẠI CƯƠNG VỀ TRANSISTOR TRƯỜNG FET (FET-FIELD EFFECT TRANSISTOR) Mở đầu: FET linh kiện bán dẫn có cực : Cực Drain , Source and Gate, có nhiều ưu điểm BJT nên sử dụng rộng rãi nhiều lĩnh vực điện tử, thiết kế có kích thước nhỏ so với BJT nên dùng để chế tạo mạch tích hợp IC I- TRANSISTOR TRƯỜNG - FIELD EFFECT TRANSISTOR: 1.1.Cấu tạo: Drain (D) Kênh p Drain (D) Kênh n Gate (G) p n p Vùng nghèo Source (S) D + G + VGS JFET kênh n Gate (G) VDS _ S n p n Vùng nghèo Source (S) D + ID G + VGS VDS _ S JFET kênh p ID 1.2.Nguyên lý hoạt động đặc tuyến vôn -ampe: a Trường hợp VGS = 0, VDS > 0: VGS = 0, VDS tăng từ đến vài vôn, tương đương với điện áp phân cực ngược cho chuyển tiếp p-n tăng lên Tuy nhiên VDS nhỏ nên không ảnh hưởng đến bề dày miền nghèo tiết diện kênh dẫn nên điện trở kênh dẫn không đổi ID xác định theo đinh luật Ohm với IDS Khi VDS lớn hơn, bề rộng miền nghèo tăng lên, tiết diện kênh dẫn giảm dần Khi VDS = VP vùng nghèo phình to chạm điểm tượng thắt kênh xảy Lúc quan hệ ID VDS tuân theo định luật Ohm, kênh dẫn đóng vai trò điện trở nên gọi vùng điện trở Khi VDS vượt giá trị VP, điện áp phân cực ngược tăng lên nên điểm thắt mở rộng phía vùng S, JFET có đặc tính nguồn dòng ID = IDSS có giá trị không phụ thuộc vào VDS, giá trị VDS không phụ thuộc vào tải Nếu VDS tăng lớn chuyển tiếp p-n JFET bị đánh thủng, dòng ID tăng vọt lên IDSS dòng điện từ cực máng cực đại trường hợp ngắn mạch G-S VDS > VP Kí hiệu VP điện áp mà bắt đầu xảy tượng thắt kênh, gọi điện áp thắt kênh hay điện áp nghẽn GS 0,VV VDS DS nhỏ VVV V GS GS GS == =0,0, V DS DS lớn =>V V PP D ID Điểm đánh thủng Điểm thắt kênh - VGS=0 G p - - - p - Điện trở kênh dẫn VDS Vùng nghèo S Kênh n b Trường hợp VGS < 0, VDS > 0: VGS điện áp điều hiển JFET Đường cong dòng điện ID theo VDS thiết lập từ giá trị khác VGS JFET phân cực VGS < 0, điên áp phân cực ngược chuyển tiếp p-n FET tăng so với lúc VGS = Vì tượng thắt kênh xảy sớm VDS = VP + VGS, thay VDS = VP phân cực VGS = 0, điện trở kênh dẫn tăng lên nên giá trị dòng ID bảo hòa giảm dần tượng đánh thủng xảy sớm Nếu tiếp tục giảm VGS âm dần dòng ID bão hòa giảm dần Khi VGS = VP, dòng máng ID giảm xuống lúc vùng nghèo mở rộng hoàn toàn choán hết chỗ kênh dẫn Kí hiệu VP điện áp thắt kênh sử dụng cho VGS VDS Giá trị VP VDS VP VGS trái dấu c Điện trở điều khiển điện áp: Trong vùng điện trở, FET đóng vai trò biến trở mà giá trị điện trở điều khiển điện áp VGS VGS trở nên âm mức điện trở tăng.Ta có công thức sau: r r d = (1 VGS VP ) Trong đó: ro điện trở kênh dẫn V GS =0V Trong đó: rd điện trở kênh dẫn giá trị đặc biệt V GS Trong vùng bão hòa giá trị dòng điện ID không phụ thuộc vào VDS mà phụ thuộc vào VGS theo phương trình Shockley: I = I (1 D VGS ) DSS /VP / Mối quan hệ ID VGS không tuyến tính, tạo đường cong tăng theo hàm mũ tăng giá trị VGS Tương tự ta có đặc tuyến truyền đạt JFET kênh p ngược lại với kênh n Mạch điện FET Đặc tuyến truyền đạt FET Các thông số JFET: Điện áp cưc đại VDSmax, VDGmax Điện áp phân cực ngược cực đại mối nối GS Công suất tiêu tán cực đại PD=VDSID Nhiệt độ lưu trữ Nhiệt độ mối nối pn I = I (1 D VGS DSS /VP / II- CÁC CHỦNG LOẠI CỦA FET 2.1 TRANSISTOR TRƯỜNG CÓ CỰC CỔNG CÁCH LY IGFET (ISOLATED GATE FIELD EFFECT TRANSISTOR): S n+ p D S n p+ D p n Cấu trúc ký hiệu IGFET kênh n p a ) Nguyên lý hoạt động: Nguyên lý hoạt động IGFET kênh n dựa hiệu ứng tụ điện Khi VGS > 0, hiệu ứng tụ điện (lớp SiO2 làm điện dung tụ điện) làm giàu điện tích kênh dẫn làm trình nghẽn mạng chậm so với VGS =0 Đây chế độ làm giàu hạt dẫn kênh n S _ D + VGS >0 n+ - n - p - - Chế độ làm nghèo hạt dẫn kênh n IGFET: VGS < hiệu ứng tụ điện xuất điện tích dương làm chuyển tiếp p-n phân cực nghịch nhanh Số lượng hạt dẫn chạy từ S sang D trường hợp VGS = , điểm thắt kênh xảy nhanh Khi VGS = VP (điện áp mở JFET) ta có : ID=IS ; IG = (cực cổng cách ly) Và dòng ID theo phương trình Shockley ID = S _ D + VGS 0, điện tử bị hút phía cực dương nguồn VDD tạo nên dòng ID theo chiều ngược lại từ cực D chạy dọc theo kênh dẫn tới cực S nên ID=IS Khi cố định VGS tăng dần VDS với điện áp dương, điện áp phân cực ngược chuyển tiếp pn tăng.Lúc DMOSFET có vùng: điện trở, thắt kênh, đánh thủng VGS = 0: dòng điện ID bão hòa gọi IDSS VGS > 0: điện tích âm kênh dẫn tăng làm trình nghẽn kênh xảy chậm so với VGS=0 Đây chế độ làm giàu hạt dẫn kênh n VGS < 0: kênh dẫn xuất điện tích dương làm chuyển tiếp p-n phân cực nghịch nhanh Số lượng hạt dẫn chạy từ S sang D giảm so với lúc VGS=0, điểm thắt kênh xảy sớm Đây chế độ làm nghèo hạt dẫn kênh dẫn Tương tự JFET, dòng điện ID D-MOSFET bị điều khiển điện áp VGS theo phương trình Shockley Tương tự ta có đặc tuyến D-MOSFET kênh p ngược lại với D-MOSFET kênh n Tóm lại, D-MOSFET loại MOSFET kênh có sẵn có chế độ làm nghèo giàu hạt dẫn tùy thuộc vào điện áp VGS đặt vào kênh VG >0 S - n+ + - D n+ - n + + p + + n + + - + + - _ G D S - n+ + - n+ + + n + p + + n + + - + + - _ 5.3.1.MOSFET kênh cảm ứng (E_MOSFET): S Kênh N G n+ S D p+ n p D D SS G SS S S D D G p _ _ G D n p n Kênh P G G Nguyên lý hoạt động đặc tuyến Vôn-ampe: Điều kiện cần đủ để E-MOSFET hoạt động phải thiết lập dẫn nối cực D cực S Do để hình thành kênh dẫn n phải có VGS > VDS > Khi VGS > 0, điện tử tập trung dọc theo lớp SiO2 tạo nên vùng nghèo nằm gần lớp ngăn cách SiO2 lỗ trống Cùng lúc điện tử chất p bị hút cực G tích lũy tạo thành vùng mang điện tích âm gần bề mặt lớp SiO2 tạo thành kênh dẫn n Khi VGS tăng đến giá trị điện áp ngưỡng VTh (threshold) số lượng điện tử tập trung gần mặt phẳng lớp SiO2 tăng đủ tạo thành kênh dẫn cực D S dòng điện ID xuất Khi VGS tăng vượt qua VTh lực hút tăng dẫn đến mật độ hạt tải tự chứa kênh dẫn tăng nên dòng điện cực máng tăng Sau hình thành kênh dẫn, hoạt động E-MOSFET giống IGFET có tượng nghẽn kênh, đánh thủng chuyển tiếp miền D Ta có: ID=IS ; IG = Tóm lại giá trị VGS < VTh dòng điện máng E-MOSFET VGS > VTh dòng điện máng có giá trị bằng: ID = k(VGS – VTh) Trong k số phụ thuộc vào đặc tính E-MOSFET ID(on) k= VGS(on) –Vth )2 Đặc tuyến E-MOSFET loại p ngược lại với loại n S _