BomonKTDT-ĐHGTVT Phần III Mạch dãy 71 PTH-DTT CHơng 7: Các phần tử nhớ I.Khái niệm chung Nh nói, mạch dãy mạch có tín hiệu không phụ thuộc vào tín hiệu vào mà phụ thuộc vào trạng thái mạch, nghĩa mạch có khả lu trữ để nhớ trạng thái Các phần tử nhớ để tạo thành mạch dãy đợc gọi flip-flop (mạch bập bênh), chúng phần tử nhớ đơn bit có khả nhớ đợc chữ số nhị phân II Định nghĩa phân loại Định nghĩa Flip flop / FF phần tử có khả lu trữ trạng thái FF thờng có nhiều đầu vào đầu có tính liên hợp (đầu đảo Các đầu vào đkh FLIP FLOP Q Q đầu kia), ký hiệu Q Q Tên gọi đầu vào tuỳ thuộc vào loại FF, nói cụ thể sau Ký hiệu tính tích cực mạch FF: xung tích cực sờn + mức + xung tích cực sờn xung tích cực mức + xung tích cực mức - 72 sờn + mức - sờn - BomonKTDT-ĐHGTVT Phân loại FF Có thể phân loại FF theo cách nh sau: Flip-flop Theo chức D - FF T - FF Theo cách làm việc RS - FF JK - FF ASYNC SYNC Normal M/S Biểu diễn FF Để mô tả FF ngời ta dùng cách sau: + Dùng bảng chân lý + Đồ hình chuyển đổi trạng thái + Phơng trình đặc trng III loại FF điều kiện đồng Flip-Flop kiểu RS RS FF mạch Flip-Flop đơn giản có đầu vào điều khiển R (reset xoá) S (set thiết lập), RS-FF đợc xây dựng từ cổng NAND hay cổng NOR Hình dới bảng trạng thái rút gọn sơ đồ mạch với cổng NAND ký hiệu RS - FF R, S đầu vào điều khiển Qn trạng thái FF thời điểm t Q trạng thái chuyển tới FF sau thời gian độ, tức trạng thái FF thời điểm Giả thiết, thời điểm bắt đầu, S=1 R= Mức đầu cổng thấp (0) điều tạo nên trạng thái cao đầu cổng (Q=1) Tuy nhiên, đầu cổng mức cao, cổng có hai đầu vào mức cao (từ cổng 73 PTH-DTT 3) nên đầu mức thấp ( Q =0) Flip-Flop trạng thái SET đầu Q =1 Qn trớc hay Khi S=0 R=1, Flip-Flop chuyển trạng thái đầu ra: Q=0; Q =1 Trờng hợp này, Flip-Flop đợc RESET hay xoá 0, trạng thái logic Q dù trớc Qn hay Trạng thái mà đó, hai đầu vào mức R = S = đợc gọi trạng thái nhớ, đầu vào trì trạng thái trớc đó, Qn Nếu đầu vào SET RESET đồng thời mức cao (S = R = 1), ta có trạng thái sau: Q = Q = đợc coi trạng thái không xác định (không sử dụng hay cấm) R-S Flip-Flop không đợc thiết kế để hoạt động trạng thái R=S=1 Nhận xét: + Phơng trình đặc trng RS FF Q = S + Qn.R + S đa Q gía trị + R đa Q giá trị + FF tắt, tức chuyển trạng thái từ sang với phơng trình Toff = S RQn + FF bật, tức chuyển trạng thái từ sang với phơng trình Ton = S RQn RS Flip-Flop với đầu vào xung nhịp Các hệ thống thờng yêu cầu Flip-Flop thay đổi trạng thái đồng với xung nhịp Khi ngời ta coi FF nh mạch chốt hay RS FF đồng hay RST FF hay RS FF nhịp Điều thực đợc việc thay đổi mạch nh sau: Khi cha có xung nhịp, Flip-Flop giữ nguyên trạng thái không phụ thuộc vào R S (trạng thái nhớ), nghĩa trạng thái FF bị chốt lại Khi có xung nhịp: R = S = 0, đầu Flip-Flop không đổi; R = 0, S = 1, Flip-Flop có trạng thái đầu ra: Q = 1, Q = 0; 74 BomonKTDT-ĐHGTVT R = 1, S = ta có trạng thái đầu ra: Q = Q = Tóm lại: Khi xung nhịp FF không thay đổi trạng thái (không phụ thuộc vào tín hiệu đầu vào điều khiển) có xung nhịp Ck mạch làm việc theo bảng chức (phụ thuộc vào tín hiệu đầu vào điều khiển) Các biến thể RS FF Để sử dụng đợc tổ hợp cấm R = S = ngời ta chế tạo biến thể RS FF nh FF R, FF S FF E Các FF đợc sử dụng rộng rãi khâu điều khiển hệ thống số Flip Flop R: ứng với tổ hợp cấm đầu Q = Flip flop S : ứng với tổ hợp cấm đầu Q = Flip flop E: ứng với tổ hợp cấm FF không chuyển trạng thái JK Flip-Flop JK FF loại FF vạn có nhiều ứng dụng JK Flip-Flop tơng tự nh R-S khoá có đầu hồi tiếp đầu vào nh hình dới Một u điểm J-K Flip-Flop trạng thái không xác định nh R-S hai đầu vào mức Ví dụ, J = K = 1; Q = Q = 0; có xung nhịp đến, có cổng cho phép truyền liệu vào, cổng ngăn lại Mức đầu cổng khiến cho phần tử nhớ chuyển trạng thái Nh vậy, đầu vào mức cao, đầu đảo hay lật (toggle) trạng thái xung nhịp vào Nhận xét: + Phơng trình đặc trng JK FF có dạng: Q = J Q + KQ + Có tơng ứng JK RS, J tơng ứng với S, K tơng ứng với R nhng tổ hợp 11 JK đợc sử dụng mà không bị cấm nh RS + JK = 00 FF giữ nguyên trạng thái JK = 01 FF chuyển đến trạng thái JK = 10 FF chuyển đến trạng thái JK = 11 FF lật trạng thái JK Flip-Flop có khả cho trạng thái không xác định, độ dài xung nhịp lớn thời gian truyền đạt Giả thiết, Flip-Flop trạng 75 PTH-DTT thái: Q = , Q =1 J = K = 1; Khi có xung nhịp đến, đầu đảo trạng thái sau khoảng thời gian truyền đạt t : Q = Q =0; Tuy nhiên, có xung nhịp kích thích, đầu hồi tiếp trở lại đầu vào khiến mạch có xu hớng dao động Bởi thế, thời điểm cuối xung nhịp, trạng thái Flip-Flop không đợc xác định Hiện tợng gọi tợng đua vòng quanh gây nên chuyển biến sai nhầm mạch Ngời ta khắc phục tợng cách sử dụng mạch JK FF kiểu chủ tớ JK Flip-Flop kiểu chủ tớ JK FF kiểu chủ tớ có sơ đồ cấu trúc nh sau: Mạch bao gồm nửa giống nhau, nửa RS Flip-Flop, FF thứ gọi FF master (chủ) FF thứ gọi FF slave (tớ) Đầu vào FF chủ đầu vào mạch đầu FF tớ đầu mạch Tín hiệu hồi tiếp từ đầu FF tớ đầu vào FF chủ Các xung đa tới phần tớ đảo với xung đa tới phần chủ Các đầu vào Preset Clear có chức giống nh đầu vào Set Reset Chúng tác động đến đầu cách không đồng bộ, tức chúng thay đổi trạng thái đầu mà không phụ thuộc vào có mặt xung nhịp; chủ yếu để đa đầu trạng thái biết (ngời ta gọi đầu vào điều khiển trực tiếp) Giả thiết đầu vào không tích cực (khi Pr = Cl = 1), có xung nhịp đến, Flip-Flop thay đổi trạng thái nh bảng chân lý sau: 76 CK J K Qn+1 x x Qn 0 Qn 1 0 1 Qn BomonKTDT-ĐHGTVT Với Qn+1: trạng thái kế tiếp; Qn : trạng thái trớc x: trạng thái không xác định Trong khoảng thời gian xung nhịp cao, phần Tớ khoá, đầu Q Q không thay đổi Khi xung nhịp chuyển từ 0, khối Tớ chuyển trạng thái khối Chủ khoá Nói cách khác, liệu J K trớc tiên đợc truyền đến khối Chủ sờn tăng của xung nhịp truyền tới khối Tớ sờn xuống; nh vậy, trạng thái không xác định đầu nh trờng hợp J-K Flip-Flop đợc loại bỏ D Flip-Flop D FF loại FF có đầu vào điều khiển D U3A S D Q Q D 0 CP 1 Q _ Q R Phơng trình đặc trng D Q = D Thực chất D FF khâu trễ có thời gian t thời gian độ mạch Đầu Q trễ đầu vào sau khoảng thời gian t, FF có tên D FF (delay FF) Chế tạo D FF từ JK FF Nếu từ JK Flip-Flop thêm vào đảo nh hình dới đầu vào K bù J tạo nên mạch D Flip-Flop Hoạt động đơn giản, có xung đồng hồ đến, liệu đầu vào đợc truyền giữ nguyên đầu Ngoài chế tạo D FF từ RST FF cách thêm cổng NOT hai đầu vào S R tơng ứng với J K nh hình Biến thể D FF Trên thực tế ngời ta sử dụng biến thể D DV FF Loại FF có bảng trạng thái sơ đồ xây dựng từ cổng NOR nh sau: 77 PTH-DTT V D Qn+1 0 1 0 Qn Qn D U1A U1D Q U1B Q V U1C Từ bảng trạng thái ta thấy: + Khi V = FF DV hoạt động nh FF D thông thờng + Khi V = FF không đổi trạng thái với mức logic D Flip-Flop kiểu T FF T FF có đầu đầu vào T T FF có bảng trạng thái nh sau: T Qn+1 Qn Qn Khi T = FF giữ nguyên trạng thái Khi T = FF lật trạng thái (toggle) Phơng trình đặc trng T FF: Q = T Qn Nh mạch T FF thay đổi trạng thái theo lần có xung kích thích Chú ý: Khi đầu vào T có thời gian tồn mức logic cao khoảng dài so với thời gian chuyển trạng thái (thời gian trễ) mạch mạch tiếp tục lật trạng thái tới hết thời gian tồn mức logic cao T, trình làm cho việc xác định xác mạch trạng thái không thể, T làm việc chế độ đồng (vì thực tế thời gian tồn mức logic cao T lớn nhiều thời gian trễ mạch) Chế tạo T FF từ JK FF Rõ ràng T FF đơn giản JK Flip-Flop với J K mức logic Vì J = K = nên Flip-Flop lật (Toggle) trạng thái xung nhịp chuyển từ Hình bên sơ đồ mạch ký hiệu T Flip-Flop 78 BomonKTDT-ĐHGTVT Biến thể T FF Trên thực tế ngời ta sử dụng biến thể T TV FF Loại FF có bảng trạng thái nh sau: Từ bảng trạng thái ta thấy: V T Qn+1 Qn + Khi V = FF TV hoạt động nh FF T thông thờng 1 Qn + Khi V = FF không đổi trạng thái với mức logic T 0 Qn Qn Nhận xét chung chế độ làm việc loại FF: + Các D FF RS FF làm việc chế độ đồng không đồng với tập tín hiệu vào điều khiển tồn trạng thái ổn định (Q = Qn) + Các T FF Jk FF làm việc chế độ không đồng mạch rơi vào trạng thái dao động (chuyển trạng thái liên tục 1) Khi JK = 11 T = hai loại FF dao động, chúng phải làm việc chế độ đồng IV Chuyển đổi loại FF loại FF vừa xét chuyển đổi lẫn cho Phơng pháp chuyển đổi loại FF i thành FF j đợc mô hình hoá theo sơ đồ sau: Q Mạch logic FF loại i Q Các bớc thực hiện: + Xác định hệ hàm i = f(j, Q) theo bảng đầu vào kích FF + Tối thiểu hoá hàm xây dựng sơ đồ Bảng đầu vào kích FF 79 PTH-DTT Qn Qn+1 JK RS D T 0 0X X0 0 1X 01 1 X1 10 1 X0 0X ví dụ: thiết kế mạch tổ hợp chuyển đổi RS FF thành JK FF Trớc hết thiết kế mạch logic hàm R = f(Q, J, K) S = g(Q, J, K) Lập bảng Karnaugh R theo Q, J, K ta có: Q / JK 00 01 X X 11 10 Vậy: R = QK Lập bảng Karnaugh S theo Q, J, K ta có: Q / JK 00 01 11 10 1 X X Vậy: S = J Q Nh mạch thực chuyển đổi từ RS FF sang JK FF có dạng nh sau: J U2B U1 S R U2A K 80 Q _ Q ...PTH-DTT CH ng 7: Các phần tử nhớ I.Khái niệm chung Nh nói, m ch dãy m ch có tín hiệu không phụ thuộc vào tín hiệu vào mà phụ thuộc vào trạng thái m ch, nghĩa m ch có khả lu trữ để... thái Các phần tử nhớ để tạo thành m ch dãy đợc gọi flip-flop (m ch bập bênh), ch ng phần tử nhớ đơn bit có khả nhớ đợc ch số nhị phân II Định nghĩa phân loại Định nghĩa Flip flop / FF phần tử... (tớ) Đầu vào FF ch đầu vào m ch đầu FF tớ đầu m ch Tín hiệu hồi tiếp từ đầu FF tớ đầu vào FF ch Các xung đa tới phần tớ đảo với xung đa tới phần ch Các đầu vào Preset Clear có ch c giống nh