Cơ sở thông tin số Giảng viên: Bộ môn Khoa Trường WNVNQOPP?XYOPYPS?ol Nguyễn Đình Thư : Lý Thuyết Chuyên Ngành : Điện Tử : ĐHSPKT Vinh b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg P Chương III: f⁄"fi?¤#‹⁄?rcg I Khái niệm: II Bộ ghép SDH III Cấu trúc khung SDH IV Trình tự ghép luồng nhánh PDH vào khung STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg Q I Khái niệm: WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg R I Khái niệm: WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg S Chương III: f⁄"fi?¤#‹⁄?rcg I Khái niệm: II Bộ ghép SDH III Cấu trúc khung SDH IV Trình tự ghép luồng nhánh PDH vào khung STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg T II Bộ ghép SDH X1 STM-N AUG AU-4 C-4 VC-4 139264 kbit/s XN X3 TU-3 TUG-3 VC-3 X3 AU-3 Xử lý trỏ WNVNQOPP?XYOPYPS?ol 44736kbit/s 34368kbit/s VC-3 X7 TU-2 VC-2 C-2 6312kbit/s TUG-2 TU-12 VC-12 C-12 2048kbit/s TU-11 VC-11 C-11 X7 X Ghép Đồng chỉnh C-3 X4 b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg 1544kbit/s U Chương III: f⁄"fi?¤#‹⁄?rcg I Khái niệm: II Bộ ghép SDH III Cấu trúc khung SDH IV Trình tự ghép luồng nhánh PDH vào khung STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg V III Cấu trúc khung SDH Khung VC-3 VC-4 2.Cấu trúc khung đa khung VC-n, TU-n mức thấp Cấu trúc khung STM-1 Cấu trúc khung STM-N 5.Trình tự ghép luồng nhánh PDH vào khung STM-1 6.Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 Sắp xếp luồng 1544 kbit/s vào TU-12 thay luồng 2048 kbit/s 8.Sắp xếp luồng 34368 kbit/s vào đa khung VC-3 9.Sắp xếp luồng 139264 kit/s vào đa khung VC-4 10.Sắp xếp VC-4 vào STM-1 11.Ghép VC-3 vào STM-1 12 Ghép 63 VC-12 vào STM-1 13.Ghép 64 VC-11 vào STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg W III Cấu trúc khung SDH 1.Khung VC-3 VC-4 2.Cấu trúc khung đa khung VC-n, TU-n mức thấp Cấu trúc khung STM-1 4.Cấu trúc khung STM-N WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg X 1.Khung VC-3 VC-4 85 cột dòng P O H 261 cột Vùng tải trọng dòng P O H Vùng tải trọng 125s Trình tự truyền byte khung từ trái qua phải từ xuống Trình tự truyền bit byte bit có số lớn truyền bit có số bé truyền cuối Nguyên tắc áp dụng cho loại khung tín hiệu SDH WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg PO 2.Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 1.3 Sắp xếpTrong đồng theo byte đó: R: TS: WNVNQOPP?XYOPYPS?ol Bit độn cố định Khe thời gian V5 RRRRRRRR TS0 TS1-TS15 TS16 TS17-TS31 RRRRRRRR J2 RRRRRRRR TS0 TS1-TS15 TS16 TS17-TS31 140 byte RRRRRRRR N2 RRRRRRRR TS0 TS1-TS15 TS16 TS17-TS31 RRRRRRRR K4 RRRRRRRR TS0 TS1-TS15 TS16 TS17-TS31 RRRRRRRR b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg 500 RQ IV Trình tự ghép luồng nhánh PDH vào khung STM-1 Sắp xếp luồng 1544 kbit/s vào đa khung VC-11 2.Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 Sắp xếp luồng 1544 kbit/s vào TU-12 thay luồng 2048 kbit/s 4.Sắp xếp luồng 34368 kbit/s vào đa khung VC-3 5.Sắp xếp luồng 139264 kit/s vào đa khung VC-4 6.Sắp xếp VC-4 vào STM-1 7.Ghép VC-3 vào STM-1 Ghép 63 VC-12 vào STM-1 9.Ghép 64 VC-11 vào STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg RR Sắp xếp luồng 1544 kbit/s vào TU-12 thay luồng 2048 kbit/s V5 V5 RRRRRRIR J2 24 BYTE J2 C1C2OOOOIR 24 BYTE 104 byte N2 N2 C1C2OOOOIR 24 BYTE K4 C1C2RRRS1S2R 24 BYTE K4 500 us Đa khung VC-11 tương đương WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg RS IV Trình tự ghép luồng nhánh PDH vào khung STM-1 Sắp xếp luồng 1544 kbit/s vào đa khung VC-11 2.Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 Sắp xếp luồng 1544 kbit/s vào TU-12 thay luồng 2048 kbit/s 4.Sắp xếp luồng 34368 kbit/s vào đa khung VC-3 5.Sắp xếp luồng 139264 kit/s vào đa khung VC-4 6.Sắp xếp VC-4 vào STM-1 7.Ghép VC-3 vào STM-1 Ghép 63 VC-12 vào STM-1 9.Ghép 64 VC-11 vào STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg RT 4.Sắp xếp luồng 34368 kbit/s vào đa khung VC-3 J1 B3 C G1 F2 H4 F3 K3 N1 VC-3 POH T1 dòng T2 dòng T3 dòng 125us 84 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I C 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I C 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I C 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I C 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I C 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I 3x8I R R R R R R C1 C2 RRRRRRRS1 S2I I I I I I I RRRRRRRR I R O S C bit liệu bit độn cố định bit nghiệp vụ bit chèn bit điều khiển chèn WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg RU A B 8I IV Trình tự ghép luồng nhánh PDH vào khung STM-1 Sắp xếp luồng 1544 kbit/s vào đa khung VC-11 2.Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 Sắp xếp luồng 1544 kbit/s vào TU-12 thay luồng 2048 kbit/s 4.Sắp xếp luồng 34368 kbit/s vào đa khung VC-3 5.Sắp xếp luồng 139264 kit/s vào đa khung VC-4 6.Sắp xếp VC-4 vào STM-1 7.Ghép VC-3 vào STM-1 Ghép 63 VC-12 vào STM-1 9.Ghép 64 VC-11 vào STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg RV 5.Sắp xếp luồng 139264 kit/s vào đa khung VC-4 270 cột 261 cột 13 byte RSOH J1 B3 AU4-PTR dòng C2 G1 MSOH F2 H4 F3 K3 N1 20 khối x 13 byte VC-4 POH WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg RW 5.Sắp xếp luồng 139264 kit/s vào đa khung VC-4 Cấu tạo dòng VC-4 13 BYTE POH W Y 96I 96I X Y 96I 96I Y 96I Y W: I I I I I I I I Y:RRRRRRRR WNVNQOPP?XYOPYPS?ol 96I Y X 96I 96I Y Y 96I 96I X: C R R R R R O O X Y 96I 96I Y Y 96I 96I Y X 96I 96I Y Y 96I 96I X Z 96I 96I Z: I I I I I I S R b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg RX IV Trình tự ghép luồng nhánh PDH vào khung STM-1 Sắp xếp luồng 1544 kbit/s vào đa khung VC-11 2.Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 Sắp xếp luồng 1544 kbit/s vào TU-12 thay luồng 2048 kbit/s 4.Sắp xếp luồng 34368 kbit/s vào đa khung VC-3 5.Sắp xếp luồng 139264 kit/s vào đa khung VC-4 6.Sắp xếp VC-4 vào STM-1 7.Ghép VC-3 vào STM-1 Ghép 63 VC-12 vào STM-1 9.Ghép 64 VC-11 vào STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg SO 6.Sắp xếp VC-4 vào STM-1 270 cột 261 cột RSOH 13 byte J1 B3 AU4-PTR dòng C2 G1 MSOH F2 H4 F3 K3 N1 20 khối x 13 byte VC-4 POH WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg SP IV Trình tự ghép luồng nhánh PDH vào khung STM-1 Sắp xếp luồng 1544 kbit/s vào đa khung VC-11 2.Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 Sắp xếp luồng 1544 kbit/s vào TU-12 thay luồng 2048 kbit/s 4.Sắp xếp luồng 34368 kbit/s vào đa khung VC-3 5.Sắp xếp luồng 139264 kit/s vào đa khung VC-4 6.Sắp xếp VC-4 vào STM-1 7.Ghép VC-3 vào STM-1 Ghép 63 VC-12 vào STM-1 9.Ghép 64 VC-11 vào STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg SQ 7.Ghép VC-3 vào STM-1 cột STM-1 dòng 261 cột RSOH AU4-PTR VC-4 MSOH cột AU-4 dòng 86 cột x3 +3=261 cột AU4-PTR VC-4 86 cột x3 +3=261 cột VC-4 X3 dòng P s O H H1 H1 H1 H2 H2 H2 H3 H3 H3 s sss 86 cột H1 H2 H3 TUG-3 dòng s 86 cột TU-3 H1 H2 H3 TU3-PTR dòng 85 cột VC-3 WNVNQOPP?XYOPYPS?ol dòng b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg P O H C-3 C-3 SR IV Trình tự ghép luồng nhánh PDH vào khung STM-1 Sắp xếp luồng 1544 kbit/s vào đa khung VC-11 2.Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 Sắp xếp luồng 1544 kbit/s vào TU-12 thay luồng 2048 kbit/s 4.Sắp xếp luồng 34368 kbit/s vào đa khung VC-3 5.Sắp xếp luồng 139264 kit/s vào đa khung VC-4 6.Sắp xếp VC-4 vào STM-1 7.Ghép VC-3 vào STM-1 Ghép 63 VC-12 vào STM-1 9.Ghép 64 VC-11 vào STM-1 WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg SS cột 261 cột RSOH STM-1 dòng VC-4 AU4-PTR MSOH 125 s cột 261 cột VC-4 AU4-PTR dòng AU-4 Ghép 63 VC-12 vào STM-1 125 s 261 cột Ps dòng O H VC-4 N P N P N P s I I I 63xVn sss sss 125 s 12 cột x +2 cột = 86 cột X3 N P I dòng TUG-3 21xVn ss 125 s X7 4cột x =12 cột Vn Vn Vn TUG-2 dòng 125 s cột X3 TU-12 Vn dòng 125 s WNVNQOPP?XYOPYPS?ol V1 VC-12 36 byte V2 VC-12 36 byte V3 VC-12 36 byte V4 VC-12 36 byte Đa khung TU-12 ST 500 s WNVNQOPP?XYOPYPS?ol b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg SU [...]... nghiệp vụ S Bit chèn R: Bit độn cố định C: Bit điều khiển chèn Ba bit C1 điều khiển điều khiển bit S1 và 3 bit C2 điều khiển bit S2 Khi C1C1C1 = 000 thì S1 là bit thông tin, còn C1C1C1 = 111 thì S1 là bit chèn Khi C2C2C2= 000 thì S2 là bit thông tin, còn C2C2C2=111 thì S2 là bit chèn WNVNQOPP?XYOPYPS?ol V5 RRRRRRIR 24 BYTE I J2 C1C2OOOOIR 24 BYTE I 104 byte N2 C1C2OOOOIR 24 BYTE I K4 C1C2RRRS1S2R b-‹£?m£⁄... 1.2 Sắp xếp đồng bộ theo bit Trong kiểu sắp xếp này không yêu cầu chèn, vì tín hiệu 2048kbit/s đã đồng bộ với SDH Vì vậy S1và S2 trong trường hợp sắp xếp không đồng bộ tương ứng sẽ là bit độn và bit thông tin khi sắp xếp đồng bộ theo bit Các bit điều khiển chèn C1 và C2 trở thành các bit cố định 1 và 0 ITU-T khuyến nghị loại bỏ phương pháp sắp xếp đồng bộ theo bit luồng 2048kbit/s, vì đây là trường hợp... đa khung VC-n, TU-n mức thấp Trạng thái byte H4 Đặc điểm của các khung VC-n và TU-n mức thấp là các byte rất ít so với VC-n và TU-n mức cao Vì vậy phải sắp xếp thành đa khung có 4 khung để sử dụng một số byte mào đầu tuyến và một con trỏ WNVNQOPP?XYOPYPS?ol XXXXXX00 TU-n V1 125 XXXXXX01 V2 VC-n V5 J2 XXXXXX10 V3 250 XXXXXX11 V4 375 N2 K4 500 b-‹£?m£⁄ f⁄"fi?j#‹⁄?Iー‹£?a⋮ rcg PQ III Cấu trúc khung SDH 1.Khung ... điều khiển bit S1 bit C2 điều khiển bit S2 Khi C1C1C1 = 000 S1 bit thông tin, C1C1C1 = 111 S1 bit chèn Khi C2C2C2= 000 S2 bit thông tin, C2C2C2=111 S2 bit chèn WNVNQOPP?XYOPYPS?ol V5 RRRRRRIR 24... Trình tự truyền byte khung từ trái qua phải từ xuống Trình tự truyền bit byte bit có số lớn truyền bit có số bé truyền cuối Nguyên tắc áp dụng cho loại khung tín hiệu SDH WNVNQOPP?XYOPYPS?ol... tín hiệu 2048kbit/s đồng với SDH Vì S1và S2 trường hợp xếp không đồng tương ứng bit độn bit thông tin xếp đồng theo bit Các bit điều khiển chèn C1 C2 trở thành bit cố định ITU-T khuyến nghị loại