Đang tải... (xem toàn văn)
báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính báo cáo lab cấu trúc máy tính
Đ Đ Ạ Ạ I I H H Ọ Ọ C C Đ Đ À À N N Ẵ Ẵ N N G G T T R R Ư Ư Ờ Ờ N N G G Đ Đ Ạ Ạ I I H H Ọ Ọ C C B B Á Á C C H H K K H H O O A A K K H H O O A A Đ Đ I I Ệ Ệ N N T T Ử Ử - - V V I I Ễ Ễ N N T T H H Ô Ô N N G G - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - B B Á Á O O C C Á Á O O L L A A B B C C Ấ Ấ U U T T R R Ú Ú C C M M Á Á Y Y T T Í Í N N H H L L A A B B 2 2 : : M M I I P P S S 3 3 2 2 - - b b i i t t A A L L U U S S V V T T H H : : T T R R Ầ Ầ N N V V Ă Ă N N D D Ũ Ũ N N G G T T R R Ị Ị N N H H N N G G Ọ Ọ C C Đ Đ Ạ Ạ T T H H Ồ Ồ T T H H Ị Ị P P H H Ư Ư Ớ Ớ C C M M Ỹ Ỹ N N H H Ó Ó M M : : 1 1 4 4 A A L L Ớ Ớ P P : : 0 0 8 8 D D T T 1 1 Đ Đ à à N N ẵ ẵ n n g g , , t t h h á á n n g g 1 1 1 1 n n ă ă m m 2 2 0 0 1 1 1 1 . . L L a a b b 2 2 – – C C ấ ấ u u t t r r ú ú c c m m á á y y t t í í n n h h M M I I P P S S A A L L U U N N h h ó ó m m 1 1 4 4 A A – – 0 0 8 8 D D T T 1 1 1 1 Contents 1 1 . . Y Y ê ê u u c c ầ ầ u u t t h h i i ế ế t t k k ế ế : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2 2 2 . . G G i i ớ ớ i i t t h h i i ệ ệ u u M M I I P P S S A A L L U U : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2 3 3 . . T T h h i i ế ế t t k k ế ế : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 3 3 3 . . 1 1 . . T T h h i i ế ế t t k k ế ế b b ộ ộ c c ộ ộ n n g g 3 3 2 2 b b i i t t . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 3 3 3 . . 1 1 . . 1 1 . . B B ộ ộ c c ộ ộ n n g g 1 1 b b i i t t . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 3 3 3 . . 1 1 . . 2 2 . . B B ộ ộ c c ộ ộ n n g g 3 3 2 2 b b i i t t . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 4 3 3 . . 2 2 . . T T h h i i ế ế t t k k ế ế b b ộ ộ t t r r ừ ừ 3 3 2 2 b b i i t t : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 5 3 3 . . 2 2 . . 1 1 . . B B ộ ộ t t r r ừ ừ 1 1 b b i i t t : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 5 3 3 . . 2 2 . . 2 2 . . B B ộ ộ t t r r ừ ừ 3 3 2 2 b b i i t t . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 6 3 3 . . 3 3 . . T T h h i i ế ế t t k k ế ế b b ộ ộ X X O O R R 3 3 2 2 b b i i t t : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 7 3 3 . . 4 4 . . T T h h i i ế ế t t k k ế ế S S L L T T : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 8 3 3 . . 5 5 . . X X é é t t c c á á c c c c ờ ờ : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 9 3 3 . . 5 5 . . 1 1 . . C C ờ ờ z z e e r r o o : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 9 3 3 . . 5 5 . . 2 2 . . C C ờ ờ n n e e g g a a t t i i v v e e : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 9 3 3 . . 5 5 . . 3 3 . . C C ờ ờ c c a a r r r r y y o o u u t t : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 9 3 3 . . 5 5 . . 4 4 . . C C ờ ờ o o v v e e r r f f l l o o w w : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1 0 0 3 3 . . 6 6 . . X X á á c c đ đ ị ị n n h h n n g g õ õ r r a a : : . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1 1 1 3 3 . . 7 7 . . A A L L U U 3 3 2 2 b b i i t t . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1 3 3 4 4 . . K K i i ể ể m m t t r r a a b b ằ ằ n n g g c c h h ư ư ơ ơ n n g g t t r r ì ì n n h h T T e e s s t t b b e e n n c c h h . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1 6 6 L L a a b b 2 2 – – C C ấ ấ u u t t r r ú ú c c m m á á y y t t í í n n h h M M I I P P S S A A L L U U N N h h ó ó m m 1 1 4 4 A A – – 0 0 8 8 D D T T 1 1 2 2 LAB 2 : MIPS 32 BIT ALU 1. Yêu cầu thiết kế: - Thiết kế 1 bộ MIPS ALU 32 bit đơn giản. - C|c phép to|n yêu cầu: ADD, SUB, XOR, SLT - Yêu cầu chung: + Dùng cấu trúc lệnh structural + C|c cổng logic không được qu| 4 ngõ vào + Delay 50ps 2. Giới thiệu MIPS ALU: - Sơ đồ khối - Cấu tạo MIPS ALU: + 2 ngõ vào BusA và BusB 32 bit + 1 ngõ ra Output 32 bit + C|c cờ ngõ ra: zero, overflow, carryout, negative Cờ zero: được set khi kết quả bằng 0 Cờ overflow (tr{n khi thực hiện cộng trừ với số có dấu): đươc set khi xảy ra tràn Cờ carryout (tr{n khi thực hiện cộng trừ với số không dấu): xảy ra khi có nhớ (mượn) từ MSB L L a a b b 2 2 – – C C ấ ấ u u t t r r ú ú c c m m á á y y t t í í n n h h M M I I P P S S A A L L U U N N h h ó ó m m 1 1 4 4 A A – – 0 0 8 8 D D T T 1 1 3 3 Cờ negative: được set nếu kết quả }m + Ngõ v{o điều khiển ALUcontrol gồm 2 bit x|c định phép to|n m{ ALU cần thực hiện: 3. Thiết kế: - Hướng thiết kế: + 2 đầu v{o A,B 32 bit, đầu ra cũng l{ 32 bit => Chia ra th{nh 32 khối nhỏ, mỗi khối xử lí 2 bit dữ liệu v{o (lấy từ A,B) để đưa ra 1 bit của ngõ ra 3.1. Thiết kế bộ cộng 32 bit 3.1.1. Bộ cộng 1 bit - Để thiết kế bộ cộng 32 bit, ta thiết kế bộ cộng 1 bit - Sơ đồ khối bộ cộng to{n phần: - Thiết lập bảng gi| trị: I I n n p p u u t t O O u u t t p p u u t t a a b b c c A A d d d d I I n n S S u u m m c c A A d d d d O O u u t t 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 L L a a b b 2 2 – – C C ấ ấ u u t t r r ú ú c c m m á á y y t t í í n n h h M M I I P P S S A A L L U U N N h h ó ó m m 1 1 4 4 A A – – 0 0 8 8 D D T T 1 1 4 4 - Tối thiểu hóa bằng bảng Karnaugh: - Phương trình trạng th|i: sum= a xor b xor cAddIn cAddOut = ab + cAddIn(a+b) - Code verilog: /**************** Add for 1 bit ****************/ module add1bit(sum,cAddOut,A,B,cAddIn); output sum,cAddOut; input A,B,cAddIn; wire tem1,tem2,tem3; and #50 and1(tem1,A,B); or #50 or1(tem2,A,B); and #50 and2(tem3,tem2,cAddIn); or #50 or2(cAddOut,tem3,tem1); xor #50 xor1(sum,A,B,cAddIn); endmodule 3.1.2. Bộ cộng 32 bit - Gọi 32 lần bộ cộng 1 bit theo thứ tự từ 0 đến 31 ta được bộ cộng 32 bit: - Code Verilog: /************** Adder 32 bit *****************/ module add32bit(sum,cAddOut,A,B,overflow); output [31:0]sum; output cAddOut,overflow; input [31:0]A,B; wire [30:0]Co; add1bit add0(sum[0],Co[0],A[0],B[0],1'b0); add1bit add1(sum[1],Co[1],A[1],B[1],Co[0]); add1bit add2(sum[2],Co[2],A[2],B[2],Co[1]); add1bit add3(sum[3],Co[3],A[3],B[3],Co[2]); add1bit add4(sum[4],Co[4],A[4],B[4],Co[3]); add1bit add5(sum[5],Co[5],A[5],B[5],Co[4]); add1bit add6(sum[6],Co[6],A[6],B[6],Co[5]); add1bit add7(sum[7],Co[7],A[7],B[7],Co[6]); add1bit add8(sum[8],Co[8],A[8],B[8],Co[7]); add1bit add9(sum[9],Co[9],A[9],B[9],Co[8]); L L a a b b 2 2 – – C C ấ ấ u u t t r r ú ú c c m m á á y y t t í í n n h h M M I I P P S S A A L L U U N N h h ó ó m m 1 1 4 4 A A – – 0 0 8 8 D D T T 1 1 5 5 add1bit add10(sum[10],Co[10],A[10],B[10],Co[9]); add1bit add11(sum[11],Co[11],A[11],B[11],Co[10]); add1bit add12(sum[12],Co[12],A[12],B[12],Co[11]); add1bit add13(sum[13],Co[13],A[13],B[13],Co[12]); add1bit add14(sum[14],Co[14],A[14],B[14],Co[13]); add1bit add15(sum[15],Co[15],A[15],B[15],Co[14]); add1bit add16(sum[16],Co[16],A[16],B[16],Co[15]); add1bit add17(sum[17],Co[17],A[17],B[17],Co[16]); add1bit add18(sum[18],Co[18],A[18],B[18],Co[17]); add1bit add19(sum[19],Co[19],A[19],B[19],Co[18]); add1bit add20(sum[20],Co[20],A[20],B[20],Co[19]); add1bit add21(sum[21],Co[21],A[21],B[21],Co[20]); add1bit add22(sum[22],Co[22],A[22],B[22],Co[21]); add1bit add23(sum[23],Co[23],A[23],B[23],Co[22]); add1bit add24(sum[24],Co[24],A[24],B[24],Co[23]); add1bit add25(sum[25],Co[25],A[25],B[25],Co[24]); add1bit add26(sum[26],Co[26],A[26],B[26],Co[25]); add1bit add27(sum[27],Co[27],A[27],B[27],Co[26]); add1bit add28(sum[28],Co[28],A[28],B[28],Co[27]); add1bit add29(sum[29],Co[29],A[29],B[29],Co[28]); add1bit add30(sum[30],Co[30],A[30],B[30],Co[29]); add1bit add31(sum[31],cAddOut,A[31],B[31],Co[30]); xor (overflow,cAddOut,Co[30]); endmodule 3.2. Thiết kế bộ trừ 32 bit: 3.2.1. Bộ trừ 1 bit: - Tương tự bộ cộng, thiết kế bộ trừ 1 bit, ta có bảng gi| trị: I I n n p p u u t t O O u u t t p p u u t t a a b b c c S S u u b b I I n n S S u u b b c c S S u u b b O O u u t t 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 - Tương tự, ta cũng có phương trình trạng th|i: Sub= a xor b xor cSubIn cSubOut = nota.b + cSubIn(nota + b) - Code Verilog: /*************** Sub for 1 bit ****************/ module sub1bit(sub,cSubOut,A,B,cSubIn); L L a a b b 2 2 – – C C ấ ấ u u t t r r ú ú c c m m á á y y t t í í n n h h M M I I P P S S A A L L U U N N h h ó ó m m 1 1 4 4 A A – – 0 0 8 8 D D T T 1 1 6 6 output sub,cSubOut; input A,B,cSubIn; wire tem1,tem2,tem3; and #50 and1(tem1,(~A),B); or #50 or1(tem2,(~A),B); and #50 and2(tem3,tem2,cSubIn); or #50 or2(cSubOut,tem3,tem1); xor #50 xor1(sub,A,B,cSubIn); endmodule 3.2.2. Bộ trừ 32 bit - Gọi 32 lần bộ trừ 1 bit theo thứ tự bit 0 đến bit 31, ta được bộ trừ 32 bit: /********************Subtractor for 32 bit******************/ module sub32bit(sub,cSubOut,A,B,overflow); output [31:0]sub; output cSubOut,overflow; input [31:0]A,B; wire [30:0]Co; sub1bit sub0(sub[0],Co[0],A[0],B[0],1'b0); sub1bit sub1(sub[1],Co[1],A[1],B[1],Co[0]); sub1bit sub2(sub[2],Co[2],A[2],B[2],Co[1]); sub1bit sub3(sub[3],Co[3],A[3],B[3],Co[2]); sub1bit sub4(sub[4],Co[4],A[4],B[4],Co[3]); sub1bit sub5(sub[5],Co[5],A[5],B[5],Co[4]); sub1bit sub6(sub[6],Co[6],A[6],B[6],Co[5]); sub1bit sub7(sub[7],Co[7],A[7],B[7],Co[6]); sub1bit sub8(sub[8],Co[8],A[8],B[8],Co[7]); sub1bit sub9(sub[9],Co[9],A[9],B[9],Co[8]); sub1bit sub10(sub[10],Co[10],A[10],B[10],Co[9]); sub1bit sub11(sub[11],Co[11],A[11],B[11],Co[10]); sub1bit sub12(sub[12],Co[12],A[12],B[12],Co[11]); sub1bit sub13(sub[13],Co[13],A[13],B[13],Co[12]); sub1bit sub14(sub[14],Co[14],A[14],B[14],Co[13]); sub1bit sub15(sub[15],Co[15],A[15],B[15],Co[14]); sub1bit sub16(sub[16],Co[16],A[16],B[16],Co[15]); sub1bit sub17(sub[17],Co[17],A[17],B[17],Co[16]); sub1bit sub18(sub[18],Co[18],A[18],B[18],Co[17]); sub1bit sub19(sub[19],Co[19],A[19],B[19],Co[18]); sub1bit sub20(sub[20],Co[20],A[20],B[20],Co[19]); sub1bit sub21(sub[21],Co[21],A[21],B[21],Co[20]); sub1bit sub22(sub[22],Co[22],A[22],B[22],Co[21]); sub1bit sub23(sub[23],Co[23],A[23],B[23],Co[22]); sub1bit sub24(sub[24],Co[24],A[24],B[24],Co[23]); sub1bit sub25(sub[25],Co[25],A[25],B[25],Co[24]); sub1bit sub26(sub[26],Co[26],A[26],B[26],Co[25]); sub1bit sub27(sub[27],Co[27],A[27],B[27],Co[26]); L L a a b b 2 2 – – C C ấ ấ u u t t r r ú ú c c m m á á y y t t í í n n h h M M I I P P S S A A L L U U N N h h ó ó m m 1 1 4 4 A A – – 0 0 8 8 D D T T 1 1 7 7 sub1bit sub28(sub[28],Co[28],A[28],B[28],Co[27]); sub1bit sub29(sub[29],Co[29],A[29],B[29],Co[28]); sub1bit sub30(sub[30],Co[30],A[30],B[30],Co[29]); sub1bit sub31(sub[31],cSubOut,A[31],B[31],Co[30]); xor (overflow,cSubOut,Co[30]); endmodule 3.3. Thiết kế bộ XOR 32 bit: - Để thiết kế bộ xor 32 ta thiết kế từ 32 bộ xor 1 bit - Bảng trạng th|i: - Code Verilog: /****************** XOR 32 bit *****************/ module xor32bit(xor32,A,B); output [31:0]xor32; input [31:0]A,B; xor #50 xor0(xor32[0],A[0],B[0]); xor #50 xor1(xor32[1],A[1],B[1]); xor #50 xor2(xor32[2],A[2],B[2]); xor #50 xor3(xor32[3],A[3],B[3]); xor #50 xor4(xor32[4],A[4],B[4]); xor #50 xor5(xor32[5],A[5],B[5]); xor #50 xor6(xor32[6],A[6],B[6]); xor #50 xor7(xor32[7],A[7],B[7]); xor #50 xor8(xor32[8],A[8],B[8]); xor #50 xor9(xor32[9],A[9],B[9]); xor #50 xor10(xor32[10],A[10],B[10]); xor #50 xor11(xor32[11],A[11],B[11]); xor #50 xor12(xor32[12],A[12],B[12]); xor #50 xor13(xor32[13],A[13],B[13]); xor #50 xor14(xor32[14],A[14],B[14]); xor #50 xor15(xor32[15],A[15],B[15]); xor #50 xor16(xor32[16],A[16],B[16]); xor #50 xor17(xor32[17],A[17],B[17]); xor #50 xor18(xor32[18],A[18],B[18]); xor #50 xor19(xor32[19],A[19],B[19]); xor #50 xor20(xor32[20],A[20],B[20]); xor #50 xor21(xor32[21],A[21],B[21]); xor #50 xor22(xor32[22],A[22],B[22]); a a b b a a x x o o r r b b 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 L L a a b b 2 2 – – C C ấ ấ u u t t r r ú ú c c m m á á y y t t í í n n h h M M I I P P S S A A L L U U N N h h ó ó m m 1 1 4 4 A A – – 0 0 8 8 D D T T 1 1 8 8 xor #50 xor23(xor32[23],A[23],B[23]); xor #50 xor24(xor32[24],A[24],B[24]); xor #50 xor25(xor32[25],A[25],B[25]); xor #50 xor26(xor32[26],A[26],B[26]); xor #50 xor27(xor32[27],A[27],B[27]); xor #50 xor28(xor32[28],A[28],B[28]); xor #50 xor29(xor32[29],A[29],B[29]); xor #50 xor30(xor32[30],A[30],B[30]); xor #50 xor31(xor32[31],A[31],B[31]); endmodule 3.4. Thiết kế SLT: - Cho kết quả bằng 1 nếu A < B - Quan t}m tới bit LSB, c|c bit còn lại = 0 - A < B A – B < 0 => LSB bằng bit dấu thực sự của kết quả phép trừ. Tuy nhiên bit dấu thực sự không phải l{ MSB (most signification bit) của Output, do có thể xảy ra tr{n số (Overflow) slt[31:1] = 31’b0 slt[0] = sub[31] xor overflow - Code verilog: /********************SLT 32 bit******************/ //if A<B set = 1 module SLT32bit(slt,A,B); output [31:0]slt; input [31:0]A,B; wire overflow; wire[31:0]sub; wire cOut; L L a a b b 2 2 – – C C ấ ấ u u t t r r ú ú c c m m á á y y t t í í n n h h M M I I P P S S A A L L U U N N h h ó ó m m 1 1 4 4 A A – – 0 0 8 8 D D T T 1 1 9 9 sub32bit sub32(sub,cOut,A,B,overflow); xor #50 xor1(slt[0],sub[31],overflow); assign slt[31:1] = 31'b0; endmodule 3.5. Xét các cờ: 3.5.1. Cờ zero: - Khi kết quả bằng 0 thì cờ zero được set lên 1 - Dùng lệnh nor tất cả c|c bit từ 0 đến 31 của kết quả để kiểm tra cờ Zero. - Code verilog: //Determine zero flag or #50 or01(term01, Out[0], Out[1], Out[2], Out[3]); or #50 or02(term02, Out[4], Out[5], Out[6], Out[7]); or #50 or03(term03, Out[8], Out[9], Out[10], Out[11]); or #50 or04(term04, Out[12], Out[13], Out[14], Out[15]); or #50 or05(term05, Out[16], Out[17], Out[18], Out[19]); or #50 or06(term06, Out[20], Out[21], Out[22], Out[23]); or #50 or07(term07, Out[24], Out[25], Out[26], Out[27]); or #50 or08(term08, Out[28], Out[29], Out[30], Out[31]); or #50 or11(term11, term01, term02, term03, term04); or #50 or12(term12, term05, term06, term07, term08); nor #50 nor0(zero, term11, term12); 3.5.2. Cờ negative: - Cờ Negative: g|n cờ Negative bằng bit thứ 31 của kết quả. + Bit thứ 31 = 1 (kết quả }m): cờ được set + Bit thứ 31 = 0 (kết quả dương): cờ không được set - Code Verilog: // Determine negative flag assign negative = Out[31]; 3.5.3. Cờ carryout: - Chỉ xét đối với phép cộng trừ. - Cờ carry chính l{ cAddOut hoặc cSubOut của phép cộng hoặc phép trừ. - Code verilog: //Determine carry flag, it just turns on when ALU does subtract or add wire [1:0]f; and #50 and3(f[0],(~ALUcontrol[1]),carryout1); and #50 and4(f[1],ALUcontrol[1],carryout2); [...]... #50 and4(f[1],ALUcontrol[1],carryout2); or #50 or1(carry,f[0],f[1]); and #50 and5(CarryOut, carry, (~ALUcontrol[0])); endmodule KẾT QUẢ MÔ PHỎNG Nhóm 14A – 08DT1 14 Lab 2 – Cấu trúc máy tính Nhóm 14A – 08DT1 MIPS ALU 15 Lab 2 – Cấu trúc máy tính MIPS ALU 4 Kiểm tra bằng chương trình Testbench `timescale 1 ps / 100 fs // If the verilog file containing your register file is // not named "alu.v" then you... 08DT1 10 Lab 2 – Cấu trúc máy tính MIPS ALU Carryout của bit 31 luôn bằng 1 + Số bị trừ l{ số }m, số trừ l{ số dương: Không xảy ra overflow: bit 31 bằng 1 (số }m), carryin của bit 31 bằng 0 Xảy ra overflow: bit 31 bằng 0 (số dương), kết quả sai dấu, carryin của bit 31 phải bằng 1 Carryout của bit 31 luôn bằng 0 + Trường hợp số bị trừ v{ số trừ cùng dấu không thể vượt qu| giới hạn phép tính nên.. .Lab 2 – Cấu trúc máy tính MIPS ALU or #50 or1(carry,f[0],f[1]); and #50 and5(CarryOut, carry, (~ALUcontrol[0])); endmodule 3.5.4 Cờ overflow: - Overflow (tr{n có dấu –xảy ra khi kết quả phép to|n vượt qu| dải giới hạn tính toán) - A, B khác dấu thì không xảy ra Overflow => Overflow chỉ xảy ra khi cộng 2 số cùng... mux4(f[4], mux5(f[5], mux6(f[6], mux7(f[7], f1[4], f1[5], f1[6], f1[7], f2[4], f2[5], f2[6], f2[7], f3[4], f3[5], f3[6], f3[7], f4[4], f4[5], f4[6], f4[7], sel); sel); sel); sel); Nhóm 14A – 08DT1 12 Lab 2 – Cấu trúc máy tính MIPS ALU mux4to1 mux4to1 mux4to1 mux4to1 mux8(f[8], f1[8], f2[8], f3[8], f4[8], sel); mux9(f[9], f1[9], f2[9], f3[9], f4[9], sel); mux10(f[10], f1[10], f2[10], f3[10], f4[10], sel); mux11(f[11],... overflow, CarryOut; input [31:0]BussA, BussB; input [1:0] ALUcontrol; wire wire wire wire wire [31:0]sum,sub; ovflow1,ovflow,ovflow2; [31:0]SLT; [31:0]Xor; carryout1,carryout2; Nhóm 14A – 08DT1 13 Lab 2 – Cấu trúc máy tính add32bit sub32bit SLT32bit xor32bit MIPS ALU add0(sum,carryout1,BussA,BussB,ovflow1); sub0(sub,carryout2,BussA,BussB,ovflow2); slt0(SLT,BussA,BussB); xor32(Xor,BussA,BussB); // Determine... and0(a[0],(~ALUcontrol[1]),ovflow1); and #50 and1(a[1],ALUcontrol[1],ovflow2); or #50 or0(ovflow,a[0],a[1]); and #50 and2(overflow, ovflow, (~ALUcontrol[0])) 3.6 Xác định ngõ ra: Nhóm 14A – 08DT1 11 Lab 2 – Cấu trúc máy tính MIPS ALU - Sau khi có được 4 kết quả của ADD,SUB,XOR,SLT căn cứ v{o 2bit điều khiển của ALUControl để x|c định dữ liệu n{o được đưa ra port ngõ ra Sử dụng bộ mux 4x32 to 32 được x}y dựng... testing */ ALUControl=00; BussA=32'h00000DEF; BussB=32'h00000ABC; // Should output 000018AB #(ClockDelay); BussA=32'h00001234; BussB=32'h00000105; // Should output 00001339 Nhóm 14A – 08DT1 16 Lab 2 – Cấu trúc máy tính MIPS ALU #(ClockDelay); BussA=32'h7FFFFFFF; BussB=32'h00000001; // Should output 80000000, overflow, negative #(ClockDelay); BussA=32'h8FFFFFFF; BussB=32'h80000001; // Should output 10000000,overflow,carryout... BussA=32'h00001234; BussB=32'h00000105; //Should output 00000000 #(ClockDelay); BussA=32'h8EEEEEEE; BussB=32'h12345678; //Should output 00000001 #(ClockDelay); end endmodule Nhóm 14A – 08DT1 17 Lab 2 – Cấu trúc máy tính MIPS ALU KẾT QUẢ HIỂN THỊ TRÊN GTKWAVE - Nhận xét: Với chương trình kiểm tra trên thì MIPS 32bits-ALU hoạt động đúng với yêu cầu thiết kế Nhóm 14A – 08DT1 18 ... f2[30], f2[31], f3[28], f3[29], f3[30], f3[31], f4[28], f4[29], f4[30], f4[31], sel); sel); sel); sel); 3.7 ALU 32 bit - Kết hợp c|c module đ~ viết ở c|c phần trước lại, ta x}y dựng được 1 bộ MIPS ALU với cấu trúc, chức năng như đ~ giới thiệu: //======================== ALU for 32 bit =======================// module alu(Output, zero, negative, overflow, CarryOut, BussA, BussB, ALUcontrol); output [31:0]Output;... của bit 31 bằng 1 Xảy ra overflow: bit 31 bằng 0 (số dương), kết quả sai dấu, carryin của bit 31 phải bằng 0 Carryout của bit 31 luôn bằng 1 + Cộng hai số tr|i dấu không thể vượt qu| giới hạn phép tính nên không xảy ra coverflow - Đối với phép trừ: số bị trừ l{ số dương v{ số trừ l{ số }m, kết quả l{ số }m hoặc số bị trừ l{ số }m v{ số trừ l{ số dương, kết quả l{ số dương + Số bị trừ l{ số dương . 2 2 LAB 2 : MIPS 32 BIT ALU 1. Yêu cầu thiết kế: - Thiết kế 1 bộ MIPS ALU 32 bit đơn giản. - C|c phép to|n yêu cầu: ADD, SUB, XOR, SLT - Yêu cầu chung: + Dùng cấu trúc lệnh structural. 32 bit - Kết hợp c|c module đ~ viết ở c|c phần trước lại, ta x}y dựng được 1 bộ MIPS ALU với cấu trúc, chức năng như đ~ giới thiệu: //======================== ALU for 32 bit =======================//. 3.5.4. Cờ overflow: - Overflow (tr{n có dấu –xảy ra khi kết quả phép to|n vượt qu| dải giới hạn tính toán). - A, B khác dấu thì không xảy ra Overflow => Overflow chỉ xảy ra khi cộng 2 số