Báo cáo buổi 6 nhập môn mạch số UIT

14 7.4K 40
Báo cáo buổi 6 nhập môn mạch số UIT

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

BÀI 6. THIẾT KẾ MẠCH ĐẾM BẤT ĐỒNG BỘ VÀ ĐỒNG BỘ1.1Mục tiêuTrong bài lab này sinh viên sẽ thiết kế một mạch đếm bất đồng bộ và đồng bộ. Sau đó nạp vào kit DE2 để hiển thị giá trị đếm lên LED 7 đoạn và LED đơn. Trong Lab này, ta sẽ sử dụng switch trên Kit DE2 như là ngõ vào của mạch và sử dụng LED 7 đoạn và LED đơn như là ngõ ra của mạch. Để làm tốt Lab 5, sinh viên cần phải nắm trước ở nhà về cách thiết kế, biên dịch và mô phỏng một mạch điện đơn giản trên Quartus II.1.1.1Mạch đếm bất đồng bộThiết kế một mạch đếm bất đồng bộ 4 bit như hình sau

1 ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN  BÀI CHUẨN BỊ BUỔI 6 Môn: Thực hành Nhập môn mạch số BÀI 6. THIẾT KẾ MẠCH ĐẾM BẤT ĐỒNG BỘ VÀ ĐỒNG BỘ 2 1.1 Mục tiêu Trong bài lab này sinh viên sẽ thiết kế một mạch đếm bất đồng bộ và đồng bộ. Sau đó nạp vào kit DE2 để hiển thị giá trị đếm lên LED 7 đoạn và LED đơn. Trong Lab này, ta sẽ sử dụng switch trên Kit DE2 như là ngõ vào của mạch và sử dụng LED 7 đoạn và LED đơn như là ngõ ra của mạch. Để làm tốt Lab 5, sinh viên cần phải nắm trước ở nhà về cách thiết kế, biên dịch và mô phỏng một mạch điện đơn giản trên Quartus II. 3 1.1.1 Mạch đếm bất đồng bộ Thiết kế một mạch đếm bất đồng bộ 4 bit như hình sau: Với yêu cầu: CLK là clock 1Hz trong module có sẵn Đầu vào J, K của tất cả các flip-flop nối với +5V Hiển thị kết quả đếm trên LED 7 đoạn và LED đơn đỏ 4 1.1.2 Mạch đếm đồng bộ Thiết kế một mạch đếm bất đồng bộ 4 bit như hình sau: Với yêu cầu: CLK là clock 1Hz trong module có sẵn Đầu vào J, K của flip-flop đầu tiên và CLR của tất cả các flip-flop nối với +5V Hiển thị kết quả đếm trên LED 7 đoạn và LED đơn đỏ 5 1.2 Hướng dẫn thực hành 6 1.2.1 Mạch đếm bất đồng bộ 1. Tạo một project lab6_10520622_part1. Thiết kế một mạch theo sơ đồ như hình bên trên. Gán pin cho mạch 2. Biên dịch để phân tích, tổng hợp và tạo ra file .sof 7 3. Tạo wareform và mô phỏng hoạt động của mạch trên phần mềm trong 2 chế độ. - Chế độ Run Functional Simulation: 8 - Chế độ Run Timing Simulation: 4. Nạp file thực thi lên FPGA. Kiểm tra hoạt động của mạch. 9 10 [...]...1.2.2 Mạch đếm đồng bộ 1 Tạo một project lab6_1052 062 2_part2 Thiết kế một mạch theo sơ đồ Gán pin cho mạch 2 Biên dịch để phân tích, tổng hợp và tạo ra file sof 11 3 4 Tạo wareform và mô phỏng hoạt động của mạch trên phần mềm trong 2 chế độ Nạp file thực thi lên FPGA Kiểm tra hoạt động của mạch Bài tập: Bài tập 3: Với ff D thì Q(next) = D Vẽ bảng . TIN  BÀI CHUẨN BỊ BUỔI 6 Môn: Thực hành Nhập môn mạch số BÀI 6. THIẾT KẾ MẠCH ĐẾM BẤT ĐỒNG BỘ VÀ ĐỒNG BỘ 2 1.1 Mục tiêu Trong bài lab này sinh viên sẽ thiết kế một mạch đếm bất đồng bộ và. đơn đỏ 5 1.2 Hướng dẫn thực hành 6 1.2.1 Mạch đếm bất đồng bộ 1. Tạo một project lab6_1052 062 2_part1. Thiết kế một mạch theo sơ đồ như hình bên trên. Gán pin cho mạch 2. Biên dịch để phân tích,. một project lab6_1052 062 2_part2. Thiết kế một mạch theo sơ đồ. Gán pin cho mạch 2. Biên dịch để phân tích, tổng hợp và tạo ra file .sof 11 3. Tạo wareform và mô phỏng hoạt động của mạch trên phần

Ngày đăng: 21/12/2014, 17:54

Từ khóa liên quan

Mục lục

  • BÀI 6. THIẾT KẾ MẠCH ĐẾM BẤT ĐỒNG BỘ VÀ ĐỒNG BỘ

    • 1.1 Mục tiêu

      • 1.1.1 Mạch đếm bất đồng bộ

      • 1.1.2 Mạch đếm đồng bộ

    • 1.2 Hướng dẫn thực hành

      • 1.2.1 Mạch đếm bất đồng bộ

      • 1.2.2 Mạch đếm đồng bộ

Tài liệu cùng người dùng

  • Đang cập nhật ...

Tài liệu liên quan