Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 63 - 4. Hệ thống khối PSoC số Cấu trúc của hệ thống số Hình 3 - 1: Sơ đồ khối mô tả cấu trúc các khối số trong PSoC Những ngoại vi đợc tạo bởi khối PSoC số x Các bộ định thời 8,16,24,32-bit với các đặc điểm sau: Hình 3 - 2: Sơ đồ nguyên lý của bộ định thời - Độ rộng thanh ghi 8, 16, 24, 32 bit, sử dụng 1,2,3,4 khối PSoC theo thứ tự - Xung nhịp nguồn lên tới 48 MHz. - Tự động nạp lại chu kỳ khi đếm xong. - Khả năng chụp (capture) tới 24 MHz. - Đầu ra đếm kết thúc có thể đợc sử dụng nh là đầu vào xung nhịp cho các chức năng số và tơng tự khác. - Lựa chọn chế độ ngắt khi đếm kết thúc hoặc là khi bộ đếm đạt một giá . Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 64 - trị đặt trớc. Các Module bộ định thời là những bộ đếm lùi với chu kỳ có thể lập trình đợc, có khả năng chụp giữ. Xung nhịp và các tín hiệu cho phép có thể đợc lựa chọn từ nguồn ngoài hoặc từ xung nhịp hệ thống. Sau khi đã khởi động, Bộ định thời hoạt động liên tục và tự động tải chu kỳ từ thanh ghi chu kỳ mỗi khi đếm kết thúc. Các sự kiện có thể chụp giữ giá trị đếm hiện thời của Timer bằng cách xác nhận sờn xung của tín hiệu chụp giữ ở đầu vào. Trong mỗi chu kỳ, bộ định thời sẽ so sánh giá trị đếm với giá trị so sánh đặt ở trong thanh ghi compare để kiểm tra điều kiện Less than hay Less than or Equal To. Các ngắt có thể đợc sinh ra dựa trên tín hiệu đếm kết thúc hoặc điều kiện so sánh. x Các bộ đếm 8, 16,24,32 bit với những đặc điểm sau: - Độ rộng thanh ghi đếm 8,16,24,32 bit, tơng ứng chiếm 1,2,3,4 khối PSoC. - Xung nhịp có thể lên tới 48 MHz. - Tự động tải lại chu kỳ khi đếm kết thúc. - Độ rộng xung có thể lập trình đợc. - Có đầu vào cho phép/không cho phép hoạt động đếm liên tục. Hình 3 - 3: Sơ đồ nguyên lý của bộ đếm. x Bộ điều chế độ rộng xung 8,16 bit với những đặc điểm sau: . Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 65 - - Bộ điều chế độ rộng xung 8 bit hoặc 16 bit sử dụng 1 hoặc 2 khối số. - Nguồn xung nhịp có thể lên tới 48MHz. - Tự động nạp lại giá trị điều chế khi kết thúc một chu kỳ điều chế xung. - Có thể lập trình độ rộng xung. - Mở và khóa ngắt ngay cả khi bộ điều chế đang hoạt động. - Ngắt có thể lựa chọn theo sờn dơng của đầu ra hoặc theo giá trị đếm cuối. - Đầu vào xung nhịp và đầu vào cho phép có thể đợc lựa chọn từ nhiều nguồn khác nhau. - Đầu ra có thể đợc nối tới một chân vào ra hoặc đợc sử dụng nội bộ bên trong chíp PSoC. x Bộ điều chế độ rộng xung 8,16 bit kết hợp với dải an toàn: Chức năng tạo dải an toàn sẽ phát ra tín hiệu trên cả hai đầu ra chính và đầu ra phụ của khối. Chức năng này sinh ra xung nhịp không gối lên nhau. Hai pha xung nhịp đó không bao giờ cùng ở mức cao trong cùng một thời điểm và khoảng thời gian ở giữa hai pha đó đợc gọi là dải an toàn. Độ rộng của dải an toàn đợc quyết định bởi giá trị đặt trớc của thanh ghi. Nếu nguồn xung nhịp là một PWM, thì nó sẽ tạo ra hai đầu ra PWM với đầu ra đảm bảo không gối lên nhau. Một tín hiệu tích cực trên đầu vào Kill sẽ khóa cả hai đầu ra ngay lập tức. x Bộ tạo dãy CRC phục vụ việc kiểm tra lỗi. - Khả năng tạo dãy từ 2 đến 16 bit. - Đầu vào xung nhịp lên tới 48 MHz. - Có thể lập trình đa thức mẫu. - Đầu vào nối tiếp, đầu ra song song. . Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 66 - Hình 3 - 4: Sơ đồ nguyên lý của bộ tạo dãy CRC x Bộ truyền thông không đồng bộ UART, TX, RX với những đặc điểm: - Bộ nhận và truyền tín hiệu không đồng bộ. - Định dạng dữ liệu tơng thích với định dạng dữ liệu RS-232. - Tỷ số xung đồng bộ lên tới 6 Mbit/s. - Khung dữ liệu bao gồm bit Start, bit chẵn lẻ (lựa chọn) và các bit Stop - Ngắt khi thanh ghi nhận đầy (lựa chọn) hoặc là khi bộ đệm truyền rỗng. - Phát hiện chẵn lẻ, khung quá tải, khung báo lỗi. - Các chức năng phát và thu ở mức cao. Ngoài ra còn một số ngoại vi số khác của PSoC nh: Bộ truyền thông SPI Master, SPI Slave 5. Hệ thống khối PSoC tơng tự Cấu trúc của hệ thống tơng tự. . Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 67 - Hình 3 -5: Sơ đồ khối của hệ thống tơng tự trong PSoC Những ngoại vi đợc tạo bởi khối PSoC tơng tự. x Các bộ khếch đại. a. Bộ khếch đại INSAMP - Instrumentation Amplifier - Độ khuếch đại có thể lập trình từ 2 - 16 hoặc lên tới 93 đối với cấu trúc 3 bộ KĐTT. - Trở kháng vi sai đầu vào cao. - Một đầu ra. - Có thể lựa chọn cấu trúc hai hoặc ba bộ KĐTT. Hình 3 - 6: Sơ đồ nguyên lý bộ khuếch đại INSAMP b. Bộ khuếch đại đảo AMPINV - Inverting Amplifier . Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 68 - Hình 3 - 7:Sơ đồ nguyên lý bộ khuếch đại đảo - Độ khuếch đại có thể lập trình từ với 18 cấp, độ khuếch đại tối đa là -47 - Một đầu ra đơn đợc tham chiếu đối với đất của Analog. c. Bộ khuếch đại không đảo PGA - Programmable Gain Amplifier - Độ khuếch đại có thể lập trình từ với 33 cấp, độ khuếch đại tối đa là 48. - Một đầu ra đơn với điện áp tham chiếu có thể lựa chọn. - Trở kháng đầu vào cao Module PGA là một module KĐTT dựa trên bộ khuếch đại không đảo, độ khuếch đại với độ khuếch đại có thể lập trình đợc. Bộ khuếch đại này có trở kháng đầu vào cao, băng thông rộng và điện áp tham chiếu có thể lựa chọn đợc. Hình 3 - 8: Sơ đồ nguyên lý bộ khuếch đại không đảo PGA x Các bộ chuyển đổi tơng tự sang số - ADC. a. ADCINC12 - 12 bit Incremental ADC - Độ phân giải 12 bit, bù 2. - Tốc độ lấy mẫu: 7,8 - 480 mẫu/giây. - Dải đầu vào: AGND V ref. . Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 69 - - Hỗ trợ chế độ bình thờng hoặc chế độ khử hài bậc cao. - Xung nhịp bên trong hoặc bên ngoài. Hình 3-9: Sơ đồ nguyên lý bộ chuyển đổi ADC 12-bit Incremental b. ADCINCVR - 7 to 13 bit Variable Resolution Incremental ADC. - Độ phân giải 7 - 13 bit, bù 2. - Tốc độ lấy mẫu: 4 - 10000 mẫu/giây. - Dải đầu vào: V SS -V DD . - Xung nhịp bên trong hoặc bên ngoài. Hình 3-10: Sơ đồ nguyên lý bộ ADCINCVR c. DELSIG8 - 8 bit Deltal Sigma ADC - Độ phân giải 8 bit, bù 2. - Tốc độ lấy mẫu: 32K mẫu/giây. - Dải đầu vào: đợc định nghĩa bởi các lựa chọn tham chiếu trong hoặc ngoài. - Xung nhịp bên trong hoặc bên ngoài. DELSIG8 là một bộ biến đổi A/D có kiểu tích phân hàng đợi, cần phải có 127 . Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 70 - chu kỳ tích phân để có đợc một mẫu ở đầu ra. Hình 3-11: Sơ đồ nguyên lý bộ ADC DelSig8 d. DUALADC - Hai bộ ADCINCVR kết hợp với nhau để tạo ra bộ ADC kép. e. TRIADC - Ba bộ ADCINCVR kết hợp với nhau để tạo ra ba bộ ADC. f. SAR6 - 6 bit Successive Apropximation Register. - Độ phân giải 6 bit. - Sử dụng duy nhất một khối PSoC tơng tự. - Thời gian chuyển đổi tiêu biểu là 25ms. - Giao diện lập trình ứng dụng API đợc tối u để đơn giản trong sử dụng. Hình: 3-12 Sơ đồ nguyên lý API Ngoài ra các khối PSoC số còn coa các bộ chuyển đổi DAC, các bộ lọc, các bộ lựa chọn MUX. x Những User Module đợc bổ xung. . Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 71 - a. Module Hiển thị Tinh thể lỏng - LCD. - Sử dụng giao thức theo tiêu chuẩn công nghiệp của HITACHI HD44780. - Chỉ yêu cầu sử dụng 7 chân I/O trên một cổng vào ra. - Các hàm hỗ trợ việc in xâu ký tự trong RAM và ROM. - Các hàm hỗ trợ việc in các số. - Các hàm hỗ trợ việc in các thanh đồ họa theo chiều ngang hoặc chiều dọc Module LCD là một tập th viện các chơng trình con để ghi các xâu ký tự và định dạng các số theo một chuẩn chung hai hoặc bốn hàng, các thanh đồ họa ngang hoặc dọc đợc hỗ trợ bằng cách sử dụng những đặc điểm đồ họa hay ký tự của Module LCD này. Module này đợc phát triển đặc biệt dành riêng cho chuẩn công nghiệp của Hitachi HD44780 hai hàng 16 ký tự, nhng vẫn sẽ làm việc cho nhiều màn hiển thị 4 hàng khác. Th viện này sử dụng chế độ giao diện 4-bit để tiết kiệm các chân vào ra cho chíp. Hình: 3-13 Sơ đồ chân của LCD b. Module Truyền thông I2C - Giao diện theo chuẩn công nghiệp I2C của hãng Philips. - Vận hành ở chế độ Master và Slave, có khả năng hỗ trợ nhiều Master. . Đồ án tốt nghiệp Nguyễn Thái Học - Lớp TĐH 46 Khoa Cơ Điện Trờng ĐHNN I - H Nội - 72 - Hình: 3-14 Sơ đồ nguyên lý I 2 C - Chỉ sử dụng 2 chân (SDA và SCL) để giao tiếp với Bus I2C. - Tốc độ dữ liệu chuẩn là 100/400 kBit/s, hỗ trợ 50 kbit/s. - API xây dựng sẵn khiến cho việc lập trình trở nên dễ dàng. - Chế độ 7 bit địa chỉ, hỗ trợ đến 10 bit địa chỉ Module I2CHW bổ sung một thiết bị I2C dới dạng phần mềm nhúng, bus I2C là một chuẩn công nghiệp, giao diện phần cứng có hai dây, đợc phát triển bởi hãng Philip. Master khởi tạo tất cả các thao tác truyền thông lên bus I2C và cung cấp xung nhịp cho tất cả các thiết bị Slave. Module I2CHW hỗ trợ chế độ chuẩn với tốc độ lên tới 400 kbit/s. Module này không cần sử dụng khối PSoC nào. Nó tơng thích với các thiết bị Slave khác trên cùng một bus. c. Module E2PROM - Hoạt động theo nguyên tắc của một EEPROM có định h ớng byte. - Có cấu trúc định hớng theo khối. - Sử dụng bộ nhớ hiệu quả. Module E2PROM là bộ giả lập bộ nhớ EEPROM trong bộ nhớ Flash của PSoC. E2PROM có thể đợc định nghĩa điểm bắt đầu tại bất kỳ đờng biên của khối Flash nào, với một byte độ dài từ 1 phần d còn lại của bộ nhớ Flash. API cho phép ngời sử dụng đọc hoặc viết từ N byte trong một lần đọc. Module này là một kỹ thuật phần mềm cùng với phần cứng Flash cho ROM của chíp nên nó không chiếm bất kỳ một tài . . thể lên tới 48MHz. - Tự động nạp lại giá trị điều chế khi kết thúc một chu kỳ điều chế xung. - Có thể lập trình độ rộng xung. - Mở và khóa ngắt ngay cả khi bộ điều chế đang hoạt động. - Ngắt. chụp giữ. Xung nhịp và các tín hiệu cho phép có thể đợc lựa chọn từ nguồn ngoài hoặc từ xung nhịp hệ thống. Sau khi đã khởi động, Bộ định thời hoạt động liên tục và tự động tải chu kỳ từ thanh. Tự động tải lại chu kỳ khi đếm kết thúc. - Độ rộng xung có thể lập trình đợc. - Có đầu vào cho phép/không cho phép hoạt động đếm liên tục. Hình 3 - 3: Sơ đồ nguyên lý của bộ đếm. x Bộ điều