BÁO CÁO BÀI TẬP LỚN MÔN VI XỬ LÝ

133 892 0
BÁO CÁO BÀI TẬP LỚN MÔN VI XỬ LÝ

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

báo cáo bài tập lớn môn Vi xử lý - nhóm I - Lớp ĐT11.K45 Phần I: Tổng quan về các thiết bị Vi Xử Lý Chơng 1 : Giới thiệu chung về chíp AT89C51 I. Giới thiệu AT89C51 AT89C51 là một bộ vi xử lý 8 bit, loại CMOS, có tốc độ cao và công suất thấp với bộ nhớ Flash có thể lập trình đợc. Nó đợc sản xuất với công nghệ bộ nhớ không bay hơi mật độ cao của hãng Atmel, và tơng thích với họ MCS-51 TM về chân ra và tập lệnh. Sơ đồ khối của AT89C51 1 báo cáo bài tập lớn môn Vi xử lý - nhóm I - Lớp ĐT11.K45 AT89C51 có các đặc trng cơ bản nh sau: 4 K byte Flash, 128 byte RAM, 32 đờng xuất nhập, hai bộ định thời/đếm 16-bit, một cấu trúc ngắt hai mức u tiên và 5 nguyên nhân ngắt, một port nối tiếp song công, mạch dao động và tạo xung clock trên chip. AT89C51 đợc thiết kế với logic tĩnh cho hoạt động có tần số giảm xuống 0 vaứ hỗ trợ hai chế độ tiết kiệm năng lợng đợc lựa chọn bằng phần mềm. Chế độ nghỉ dừng CPU trong khi vẫn cho phép RAM, các bộ định thời/đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt động. Chế độ nguồn giảm duy trì nội dung của RAM nhng không cho mạch dao động cung cấp xung clock nhằm vô hiệu hoá các hoạt động khác của chip cho đến khi có reset cứng tiếp theo. I.1 Mô tả các chân Các cấu hình chân ra của AT89C51 2 báo cáo bài tập lớn môn Vi xử lý - nhóm I - Lớp ĐT11.K45 Nh vậy AT89C51 có tất cả 40 chân với các chức năng nh sau: - Vcc (40) Chân cung cấp điện (5V) - GND (20) Chân nối đất (0V) - Port 0 (32-39) Port 0 là port xuất nhập 8-bit hai chiều. Port 0 còn đợc cấu hình làm bus địa chỉ (byte thấp) và bus dữ liệu đa hợp trong khi truy xuất bộ nhớ dữ liệu ngoài và bộ nhớ chơng trình ngoài. Port 0 cũng nhận các byte mã trong khi lập trình cho Flash và xuất các byte mã trong khi kiểm tra chơng trình (Các điện trở kéo lên bên ngoài đợc cần đến trong khi kiểm tra chơng trình). - Port 1(1-8) Port 1 là port xuất nhập 8-bit hai chiều. Port 1 cũng nhận byte địa chỉ thấp trong thời gian lập trình cho Flash. - Port 2 (21-28) Port 2 là port xuất nhập 8-bit hai chiều. Port 2 tạo ra các byte cao của bus địa chỉ trong thời gian tìm nạp lệnh từ bộ nhớ chơng trình ngoài và trong thời gian truy xuất bộ nhớ dữ liệu ngoài sử dụng các địa chỉ 16-bit. Trong thời gian truy xuất bộ nhớ dữ liệu ngoài sử dụng các địa chỉ 8-bit, Port 2 phát các nội dung của thanh ghi chức năng đặc biệt P2. Port 2 cũng nhận các bít địa chỉ cao và vài tín hiệu điều khiển trong thời gian lập trình cho Flash và kiểm tra chơng trình. - Port 3 (10-17) Port 3 là Port xuất nhập 8-bit hai chiều. Port 3 cũng còn làm các chức năng khác của AT89C51. Các chức năng này đợc liệt kê nh sau: Chân Tên Chức năng P3.0 RxD Ngõ vào Port nối tiếp P3.1 TxD Ngõ ra Port nối tiếp P3.2 INT0 Ngõ vào ngắt ngoài 0 P3.3 INT1 Ngõ vào ngắt ngoài 1 P3.4 T0 Ngõ vào bên ngoài của bộ định thời 1 P3.5 T1 Ngõ vào bên ngoài của bộ định thời 0 P3.6 WR Điều khiển ghi bộ nhớ dữ liệu ngoài P3.7 RD Điều khiển đọc bộ nhớ dữ liệu ngoài Port 3 cũng nhận một vài tín hiệu điều khiển cho việc lập trình Flash và kiểm tra chơng trình. 3 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 - RST (9) Ngâ vµo reset. Møc cao trªn ch©n nµy trong 2 chu kú m¸y trong khi bé dao ®éng ®ang hoat ®éng sÏ reset AT89C51. M¹ch reset t¸c ®éng b»ng tay vµ tù ®éng reset khi khëi ®éng m¸y - ALE/ PROG (30) ALE là một xung ngõ ra để chốt byte thấp của đòa chỉ trong khi truy xuất bộ nhớ ngoài. Chân này cũng làm ngõ vào xung lập trình ( PROG ) trong thời gian lập trình cho Flash. Khi hoạt động bình thường, xung ngõ ra ALE lu«n có tần sốä không đổi là 1/6 tần số của mạch dao động, có thể được dùng cho các mụch đích đònh thời từ bên ngoài vµ tạo xung clock. Tuy nhiên, lưu ý là một xung ALE sẽ bò bỏ qua trong mỗi một chu kỳ truy xuất bộ nhớ dữ liệu ngoài. Khi cần, hoạt động ALE có thể được vô hiệu hoá bằng cách set bit 0 của thanh ghi chức năng đặc biệt có đòa chỉ 8Eh. Khi bit này được set, ALE chỉ tích cực trong thời gan thực hiện lệnh MOVX hoặc MOVC. Ngược lại, chân này sẽ được kéo lên cao. Việc set bit không cho phép hoạt động chốt byte thấp của đòa chỉ sẽ không có tác dụng nếu bộ vi điều khiển đang ở chế độ thực thi chương trình ngoài. - PSEN (29) PSEN (Program Store Enable) là xung điều khiển truy xuất bộ nhớ chương trình ngoài. Khi AT89C52 đang thực thi chương trình từ bộ nhớ chương trình ngoài, PSEN được kích hoạt hai lần mỗi chu kỳ máy, nhưng hai hoạt động PSEN sẽ bò bỏ qua mỗi khi truy cập bộ nhớ dữ liệu ngoài. - EA /Vpp (31) 4 RST b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 EA (External Access Enable) là chân cho phép truy xuất bộ nhớ chương trình ngoài (bắt đầu từ đòa chỉ từ 0000H đến FFFFH). EA = 0 cho phép truy xuất bộ nhớ chương trình ngoài, ngỵc l¹i EA =1 sẽ thực thi chương trình bên trong chip Tuy nhiên, lưu ý rằng nếu bit khoá 1 (lock-bit 1) được lập trình, EA sẽ được chốt bên trong khi reset. Chân này cũng nhận điện áp cho phép lập trình Vpp=12V khi lập trình Flash (khi đó ®iƯn áp lập trình 12V được chọn). - XTAL1 và XTAL2 XTAL1 và XTAL2 là hai ngõ vào và ra của một bộ khuếch đại đảo của mạch dao động, được cấu hình để dùng như một bộ dao động trên chip. Không có yêu cầu nào về chu kỳ nhiệm vụ của tín hiệu xung clock bên ngoài do tín hiệu này phải qua một flip-flop chia hai trước khi đến mạch tạo xung clock bên trong, tuy nhiên các chi tiết kỹ thuật về thời gian mức thấp và mức cao, điện áp cực tiểu và cực đại cần phải được xem xét. I.2 C¸c chÕ ®é ®Ỉc biƯt I.2.1 ChÕ ®é nghØ Trong chế độ nghỉ, CPU tự đi vào trạng thái ngủ trong khi tất cả các ngoại vi bên trong chip vẫn tích cực. Chế độ này được điều khiển bởi phần mềm. Nội dung của RAM trên chip và của tất cả các thanh ghi chức năng đặc biệt vẫn không đổi trong khi thời gian tồn tại chế độ này. Chế độ nghỉ có thể được kết thúc bởi một ngắt bất kỳ nào được phép hoặc bằng cách reset cứng. Ta cần lưu ý rằng khi chế độ nghỉ được kết thúc bởi một reset cứng, chip vi điều khiển sẽ tiếp tục bình thường việc thực thi chương trình từ nơi chương trình bò tạm dừng, trong vòng 2 chu kỳ máy trước khi giải thuật reset mềm nẵm quyền điều khiển. 5 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 Ở chế độ nghỉ, phần cứng trên chip cẫm truy xuất RAM nội nhưng cho phép truy xuất các chân của các port. Để tránh khả năng có một thao tác ghi không mong muốn đến một chân port khi chế độ nghỉ kết thúc bằng reset, lệnh tiếp theo yêu cầu chế độ nghỉ không nên là lệnh ghi đến chân port hoặc đến bộ nhớ ngoài. I.2.2 ChÕ ®é ngn gi¶m Trong chế độ này, mạch dao động ngừng hoạt động và lệnh yêu cầu chế độ nguồn giảm là lệnh sau cùng được thực thi. RAM trên chip và các thanh ghi chức năng đặc biệt vẫn duy trì các giá trò của chúng cho đến khi chế độ nguồn giảm kết thúc. Chỉ có một cách ra khỏi chế độ nguồn giảm, đó là reset cứng. Việc reset sẽ xác đònh lại các thanh ghi chức năng đặc biệt nhưng không làm thay đổi RAM trên chip. Việc reset không nên xảy ra (chân reset ở mức tích cực) trước khi Vcc được khôi phục lại mức điện áp bình thường và phải kéo dài trạng thái tích cực của chân reset đủ lâu để cho phép mạch dao động hoạt động trở lại và đạt trạng thái ổn đònh. Trạng thái của các chân trong thời gian tồn tại chế độ nghỉ va chế độ nguồn giảm được cho trong bảng sau: Chế độ Bộ nhớ Chương trình ALE PSEN PORT O PORT 1 PORT 2 PORT 3 Nghỉ Bên trong 1 1 Dữ liệu Dữ liệu Dữ liệu Dữ liệu Nghỉ Bên ngoài 1 1 Thả nổi Dữ liệu Dữ liệu Dữ liệu Nguồn Bên trong 0 0 Dữ liệu Dữ liệu Dữ liệu Dữ liệu Bên ngoài 0 0 Thả nổi Dữ liệu Dữ liệu Dữ liệu I.3 C¸c bÝt kho¸ bé nhí ch¬ng tr×nh Trên chip có ba bit khoá, các bít này có thể không cho phép lập trình hoặc cho phép lập trình, các bit này cho ta thêm một số đặc trưng nữa của AT89C51 như sau. 6 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 Khi bit khoá 1 LB1 được lập trình, mức logic ở chân EA được lấy mẫu và được chốt trong khi reset. Nếu việc cấp nguồn cho chip không có công dụng reset, mạch chốt được khởi động bằng một giá trò ngẫu nhiên và giá trò này được duy trì cho đến khi có tác động reset. Điều cần thiết là giá trò được chốt của EA phải phù hợp vơi mức logic hiện hành ở chân này. Các bit khóa chương trình Loại bảo vệ Chế độ LB1 LB2 LB3 1 U U U Không có đặc trưng khóa chương trình 2 P U U Các lệnh MOVC được thực thi từ bộ nhớ chương trình ngoài không được phép tìm nạp lệnh từ bộ nhớ nội, EA được lấy mẫu và được chốt khi reset, hơn nữa việc lập trình trên Flash bò cấm 3 P P U Như chế độ 2, cấm thêm việc kiểm tra chương trình 4 P P P Như chế độ 3, cấm thêm việc thực thi chương trình ngoài 7 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 Ch¬ng 2: bé nhí ngoµi (RAM, ROM) - c¸ch ghÐp víi VXL I.4 Tỉ chøc bé nhí AT89C51 có không gian bộ nhớ riêng cho chương trình và dữ liệu, cả hai đều được đặt bên trong chip, ngoài ra ta có thể mở rộng bộ nhớ chương trình và bộ nhớ dữ liệu bằng cách sử dụng các chip nhớ bên ngoài. Kh«ng gian nhí ch¬ng tr×nh cđa AT89C51 B¶n th©n bªn trong chip vi ®iỊu khiĨn cã dung lỵng bé nhí ch¬ng tr×nh lµ 4K cã ®Þa chØ b¾t ®Çu tõ 0000h ®Õn 0FFFh. Khi më réng bé nhí ch¬ng tr×nh ngoµi th× bé nhí bªn trong chip kh«ng ®ỵc sư dơng vµ kh«ng gian nhí ch¬ng tr×nh ngoµi cã thĨ më réng tèi ®a tíi 64K b¾t ®Çu tõ ®Þa chØ 0000h tíi FFFFh. Tóm tắt các không gian nhớ dữ liệu trong IC AT89C51 8 Bộ nhớ chương trình được chọn qua PSEN FFFF 0000 Bộ nhớ dữ liệu được chọn qua WR và RD FFFF 0000 FF 00 Bộ nhớ trên chip Bộ nhớ mở rộng b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 Hình vẽ trên cho ta thấy cấu trúc của không gian nhớ của AT89C51, trong đó không gian nhớ nội được chia thành các dãy thanh ghi (00h-1Fh), vùng RAM đònh đòa chỉ bit(20h-2Fh), vùng RAM đa mục đích (30h-7Fh) và các thanh ghi chức năng đặc biệt(80h-FFh). Bộ nhớ dữ liệu trên chip AT89C51 9 7F 7E 7D 7C 7B 7A 79 78 2F 77 76 75 74 73 72 71 70 2E 6F 6E 6D 6C 6B 6A 69 68 2D 67 66 65 64 63 62 61 60 2C 5F 5E 5D 5C 5B 5A 59 58 2B 57 56 55 54 53 52 51 50 2A 4F 4E 4D 4C 4B 4A 49 48 29 47 46 45 44 43 42 41 40 28 3F 3E 3D 3C 3B 3A 39 38 27 37 36 35 34 33 32 31 30 26 2F 2E 2D 2C 2B 2A 29 28 25 27 26 25 24 23 22 21 20 24 1F 1E 1D 1C 1B 1A 19 18 23 17 16 15 14 13 12 11 10 22 0F 0E 0D 0C 0B 0A 09 08 21 07 06 05 04 03 02 07 1 00 20 Bank 3 1F 18 Bank 217 10 Bank 10F 08 Bank thanh ghi 0 (mặc đònh cho R0-R7) 07 00 RAM đa dụng 7F 30 RAM Đòa chỉ bit Đòa chỉ byte 87 86 85 84 83 82 81 80 80 P0 không được đòa chỉ hóa bit 81 SP không được đòa chỉ hóa bit 82 DPL không được đòa chỉ hóa bit 83 DPH không được đòa chỉ hóa bit 87 PCON 8F 8E 8D 8C 8B 8A 89 88 88 TCON không được đòa chỉ hóa bit 89 TMOD không được đòa chỉ hóa bit 8A TL0 không được đòa chỉ hóa bit 8B TL1 không được đòa chỉ hóa bit 8C TH0 97 96 95 94 93 92 91 90 90 P1 9F 9E 9D 9C 9B 9A 99 98 98 SCON không được đòa chỉ hóa bit 99 SBUF A7 A6 A5 A4 A3 A2 A1 A0 A0 P2 AF – – A C A B A A A9 A8 A8 IE – – – BC BB BA B9 B8 B8 IP E7 E6 E5 E4 E3 E2 E1 E0 E0 ACC D7 D6 D5 D4 D3 D2 – D0 D0 PSW B7 B6 B5 B4 B3 B2 B1 B0 B0 P3 F7 F6 F5 F4 F3 F2 F1 F0 F0 B CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT Đòa chỉ byte Đòa chỉ bit không được đòa chỉ hóa bit 8D TH1 FF b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 II. Ghép nối với bộ nhớ ngoài Các bộ vi điều khiển rất hiếm khi đước sử dụng giống như các CPU trong các hệ máy tính, thay vào đó chúng được dùng làm thành phần trung tâm trong các thiết kế hướng điều khiển, trong đó bộ nhớ có dung lượng giới hạn, khắc phục nhược điểm này các bộ vi điều khiển đều được thiết kế để có khả năng mở rộng các tài nguyên (bộ nhớ, I/O, .v.v. .). Trong phần giới thiệu về AT89C51 ta thấy chỉ có 2 port 0 và port 2 làm chức năng bus đòa chỉ vì vậy AT89C51 có thể mở rộng tối đa 64K bộ nhớ chương trình và 64K bộ nhớ dữ liệu ngoài. Để tiết kiệm các chân cho phép ta đóng gói bộ vi điều khiển trong vỏ 40 chân nên port 0 vừa là bus dữ liệu (D0-D7) vừa là bus đòa chỉ (A0-A7), kiểu sắp xếp này được gọi là sắp xếp đa hợp. Sắp xếp đa hợp hoạt động như sau: trong nửa chu kỳ đầu của chu kỳ bộ nhớ, byte thấp của đòa chỉ được cung cấp bởi port 0 và được chốt nhờ tín hiệu ALE. Trong nửa sau của chu kỳ bộ nhớ, port 0 được sử dụng làm bus dữ liệu và dữ liệu được đọc hay ghi. Ta sử dụng IC 73HC373 làm mạch chốt dữ liệu, giữ cho byte thấp của bus đòa chỉ ổn đònh trong cả chu kỳ bộ nhớ II.1 Bé nhí b¸n dÉn. Cã hai lo¹i chÝnh lµ RAM vµ ROM. Riªng víi RAM l¹i cã 2 lo¹i lµ SRAM (RAM tÜnh) vµ DRAM (RAM ®éng). - Bé nhí chØ cã thĨ ®äc ROM (Read-Only-Memory) lµ lo¹i cã néi dung ®ỵc viÕt s½n mét lÇn khi chÕ t¹o vµ ®ỵc gi÷ m·i cè ®Þnh (non volatile). 10 V+ Tin hiƯu ®Þa chØ C¸c d©y bit (j cét) C¸c d©y tõ (i hµng) 1 1 1 1 0 0 0 0 0 Bé g¶i m· hµng [...]... nguyên N= 256.(VIN − Vref ( − ) ) Vref ( + ) − Vref ( − ) Trong đó Vin : điện áp ngõ vào hệ so sánh Vref(+): điện áp tại chân REF(+) Vref(-): điện áp tại chân REF(-) 34 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 Nếu chọn Vref(-) = 0 thì N = 256 - Vin Vref (+ ) Vref(+) = Vcc = 5V thì đầy thang là 256 Giá trò bước nhỏ nhất 5 1 LSB = 2 − 1 = 0,0196 V/byte 8 Vậy với 256 bước Vin = 5V p vào... II.3 LËp tr×nh Để vi xử lý có thể nhận biết và làm vi c với bộ nhớ ngoài, khi lập trình ta cần khởi tạo các giá trò các thủ tục cần thiết để giao tiếp với bộ nhớ ngoài Ví dụ đònh nghóa các chân điều khiển, thiết lập các chương trình con ghi đọc dữ liệu v.v 14 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 Ví dụ ghép nối AT89C51 với SRAM 6264 (8Kx8) 15 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm... (32K.8bit) DRAM: TMS4464 (64K.4bit), 41256 (256K.1bit) v.v HiƯn nay cßn cã bé nhí EPROM ghÐp nèi víi vi xư lý theo kiĨu nèi tiÕp (SÏ ®Ị cËp tíi ë phÇn sau) A1D0A2D2A3D3 Tín hiệu đòa chỉ AnDmWECSOE Vào/ra dữ liệu Ghi Chân chọn vỏ Đọc Cấu trúc tổng quát một vi mạch nhớ 12 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 Mỗi một mạch nhớ được phối ghép với chip cần phải được chip quy chiếu... dinh bit xac nhan 25 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 NOP NOP SETB NOP NOP NOP NOP CLR RET ; ; lam cho SCL thap va thiet lap du lieu SEEPROM_SCL ; Phat clock ; lam cho SCL cao SEEPROM_SCL ; Giam clock END 26 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 Ch¬ng 3 Giíi thiƯu vỊ ic chun ®ỉi ad – da c¸ch ghÐp nèi chóng víi vi xư lý 1 SƠ LƯC VỀ CÁC PHƯƠNG PHÁP BIẾN ĐỔI... 0, đồng thời tạo ra điện thế có giá trò Vref/2, điện thế này được so sánh với điện thế vào in + Nếu Vin > Vref/2 thì bit MSB vẫn ở mức 1 + Nếu Vin < Vref/2 thì bit MSB vẫn ở mức 0 Tương tự như vậy bit kế tiếp MSB được đặt lên 1 và tạo ra điện thế có giá trò Vref/4 và cũng so sánh với điện áp ngõ vào Vin Quá trình cứ tiếp tục như vậy cho đến khi xác đònh được bit cuối cùng Khi đó chân EOC lên mức 1... tổng thể của bộ nhớ Vi c gán đòa chỉ cụ thể cho mạch nhớ được thực hiện nhờ một xung chọn vỏ lấy từ mạch giải mã đòa chỉ Port 0 D0-D7 74HC373 AT89C51 EA ALE O D A0-A7 Bộ nhớù G Port 2 A8-A15 Tín hiệu điều khiển Sơ đồ tổng quát ghép nối bộ nhớ ngoài với AT89C51 II.2 GhÐp nèi t¨ng dung lỵng bé nhí Các vi mạch nhớ có dung lượng cố đònh ví dơ 4K, 8K v.v Vì vậy ta phải ghép nối các vi mạch nhớ này một... ghi vao RAM 17 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 ngoai CLR SETB SETB RET SRAM_WR SRAM_WR SRAM_CS END II.4 Giíi thiƯu bé nhí EEPROM nèi tiÕp HiƯn nay bé nhí EEPROM trao ®ỉi d÷ liƯu theo kiĨu nèi tiÕp ®ỵc øng dơng rÊt nhiỊu trong thùc tÕ §Ĩ minh häa ta h·y xÐt mét IC nhí cơ thĨ lo¹i nµy, ®ã lµ IC AT24C64 (64K x 8) 18 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 M« t¶... nèi víi ®Êt nÕu chØ cã mét IC nhí ®ỵc ghÐp nèi víi vi xư lý, nÕu cã nhiỊu IC nhí th× c¸c bit trªn sÏ quy ®Þnh vïng nhí cho mçi IC nhí BÝt ci cïng quy ®Þnh ho¹t ®éng ®äc hay ghi Ho¹t ®éng ghi ®ỵc b¾t ®Çu khi cã tÝn hiƯu b¾t ®Çu, tiÕp ®ã lµ 8 bÝt ®Þa chØ bÝt thø 8 lµ 0 ®Ĩ b¸o hiƯu ghi, sau khi x¸c nhËn ®Þa chØ EEPROM ®a ra 19 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 bit 0 bÝt x¸c nhËn(coi... Ho¹t ®éng ®äc còng t¬ng tù ho¹t ®éng ghi, ta cã thĨ ®äc ngÉu nhiªn, ®äc tn tù, current address read S¬ ®å nèi ghÐp díi ®©y ta ghÐp mét IC AT24C64 víi vi ®iỊu kiĨn AT89C51 nªn c¸c ch©n A0 ,A1 , A2 ®Ịu ®ỵc nèi víi ®Êt Ch¬ng tr×nh: 20 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 PROG EQU ; ;Quy dinh cac chan SEEPROM_SCL EQU SEEPROM_SDA EQU ; ; Khoi tao SEEPROM_MADRS_LO DATA 30h SEEPROM_MADRS_HI... ®iƯn cã 11 b¸o c¸o bµi tËp lín m«n Vi xư lý - nhãm I - Líp §T11.K45 ®iƯn dung C Lỵng ®iƯn tÝch trªn tơ biÕn ®ỉi theo thêi gian do sù phãng hay n¹p ®iƯn qua c¸c ®iƯn trë khãa (cã gi¸ trÞ kh«ng thĨ b»ng v« cïng) V× vËy tht ng÷ ‘®éng’ hµm ý r»ng mỈc dï cha c¾t ngn nu«i nhng vÉn ph¶i thêng xuyªn phơc håi th«ng tin trong DRAM Qu¸ tr×nh håi phơc ®ỵc gäi lµ ‘lµm t¬i’ « nhí Một vi mạch nhớ thường có cấu trúc bao . chân SDA chuyển từ cao xuống thấp khi SCl ở mức cao sẽ là điều kiện để bắt đầu quá trình truyền dữ liệu - Bít kết thúc: Tín hiệu ở chân SDA chuyển từ thấp lên cao khi SCl ở mức cao là điều kiện. bình thờng đợc kéo lên mức cao với vai trò là thiết bị ngoài. Dữ liệu ở chân SDA đợc thay đổi khi SCL ơ mức thấp. Nếu tín hiệu ở chân SDA thay đổi khi SCl ở mức cao sẽ chỉ ra bít báo hiệu. vi xử lý 8 bit, loại CMOS, có tốc độ cao và công suất thấp với bộ nhớ Flash có thể lập trình đợc. Nó đợc sản xuất với công nghệ bộ nhớ không bay hơi mật độ cao của hãng Atmel, và tơng thích với

Ngày đăng: 06/08/2014, 10:27

Từ khóa liên quan

Mục lục

  • I. Giíi thiƯu AT89C51

    • I.1 M« t¶ c¸c ch©n

    • I.2 C¸c chÕ ®é ®Ỉc biƯt

      • I.2.1 ChÕ ®é nghØ

      • I.2.2 ChÕ ®é ngn gi¶m

      • I.3 C¸c bÝt kho¸ bé nhí ch­¬ng tr×nh

      • I.4 Tỉ chøc bé nhí

      • II. Ghép nối với bộ nhớ ngoài

        • II.1 Bé nhí b¸n dÉn.

        • II.2 GhÐp nèi t¨ng dung l­ỵng bé nhí.

        • II.3 LËp tr×nh

        • II.4 Giíi thiƯu bé nhí EEPROM nèi tiÕp

        • 1. SƠ LƯC VỀ CÁC PHƯƠNG PHÁP BIẾN ĐỔI AD

          • 1.1. Biến đổi AD dùng bộ biến đổi DA

            • 1.1.2. Bộ biến đổi AD xấp xỉ liên tiếp

            • 1.2. Bộ biến đổi Flash AD

            • 1.3. Bộ biến đổi AD theo hàm dốc dạng lên xuống (tracking ADC)

            • 1.4. Bộ biến đổi AD dùng chuyển đổi áp sang tần số

            • 1.5. Bộ biến đổi AD theo tích phân hai độ dốc

            • I/ KiÕn thøc chung vỊ LCD (Liquid Crystals Display).

              • 1.Mµn h×nh tinh thĨ láng (LCD) lµ g× vµ ph¹m vi øng dơng?

              • 2. C¬ së vËt lý cđa LCD.

              • II/ XÐt LCD cơ thĨ Hitachi HD44780

                • 1. CÊu tróc cđa LCD

                  • 1a. Giíi thiƯu s¬ ®å ch©n LCD .

                  • 1b. CÊu tróc bé nhí trong LCD.

                  • 2. TËp lƯnh cđa LCD.

                    • 2a. Kh¶ n¨ng hiĨn thÞ cđa LCD.

                    • 2b. TËp lƯnh cđa LCD

Tài liệu cùng người dùng

  • Đang cập nhật ...

Tài liệu liên quan