Ở FET, do cực cổng cách điện hẳn khỏi cực nguồn và cực thoát, nên trong mạch khuếch đại dùng FET tải R L không ảnh hưởng đến tổng trở vào Z i và nội trở nguồn R sig không ảnh hưởng lên tổng trở ra Z 0 . 4.8.1 Ðiện trở cực nguồn có tụ phân dòng: Xem mạch khuếch đại dùng FET như hình 4.21. Tải R L được xem như mắc song song với điện trở R D trong mạch tương đương với tín hiệu nhỏ. Ta có các kết quả sau: 4.8.2 Ðiện trở cực nguồn không có tụ phân dòng: Mạch căn bản như hình 4.21 nhưng không có tụ C S . Ta có kết quả: 4.8.3 Mạch cực thoát chung: Mạch như hình 4.22 Tổng trở vào Z i độc lập với R L và được xác định bởi Z i =R G Ðộ lợi điện thế khi có tải cũng giống như khi không có tải với R S được thay bằng R S //R L 4.8.4 Mạch cực cổng chung: Dạng mạch như hình 4.23 Giảng viên: Trương Văn Tám MẠCH ĐIỆN TỬ BÀI TẬP CUỐI CHƯƠNG IV ****** Bài 1: Cho mạch điện như hình 4.24 a/ Xác định A VNL , Z i , Z 0 b/ Vẽ mạch tương ương 2 cổng với các thông số tính ở câu a. c/ Tính độ lợi điện thế A V =v 0 /v i bằng cách dùng kiểu mẫu 2 cổng. d/ Xác định độ lợi dòng điện A i =i 0 /i i e/ Xác ịnh A V , Z i , Z 0 bằng cách dùng kiểu mẫu r e và so sánh kết quả với phần trên. Bài 2: Cho mạch điện hình 4.25 a/ Xác định A VNL , Z i , Z 0 b/ Vẽ mạch tương 2 cổng với các thông số ược tính ở câu a. c/ Xác định A v =v 0 /v i và A VS = v 0 /v S . d/ Thay R S =1k, xác định A V và A VS . Khi R S tăng A V và A VS thay đổi như thế nào? e/ Thay R S =1k, xác định A VNL , Z i , Z 0 . Các thông số này thay đổi ra sao khi R S tăng. f/ Thay R L =5.6k.Xác định A V và A VS . Khi R L tăng A V và A VS thay đổi như thế nào? (R S vẫn là 0.6k). Bài 3: Cho mạch điện hình 4.26 a/ Xác ịnh A VNL , Z i , Z 0 . b/ Vẽ mạch tương ương 2 cổng với các thông số tính ược ở câu a. c/ Xác dịnh A V và A VS . d/ Thay R L =4.7k. Tìm lại A V , A VS . Nhận xét? e/ Thay R Sig =1k (với R L =4.7k). tìm lại A V và A VS . Nhận xét? f/ Thay R L =4.7k, R Sig =1k. Tìm lại Z i , Z 0 . Nhận xét? Giảng viên: Trương Văn Tám . cách điện hẳn khỏi cực nguồn và cực thoát, nên trong mạch khuếch đại dùng FET tải R L không ảnh hưởng đến tổng trở vào Z i và nội trở nguồn R sig không ảnh hưởng lên tổng trở ra Z 0 . 4. 8.1. sau: 4. 8.2 Ðiện trở cực nguồn không có tụ phân dòng: Mạch căn bản như hình 4. 21 nhưng không có tụ C S . Ta có kết qu : 4. 8.3 Mạch cực thoát chung: Mạch như hình 4. 22 Tổng. cổng chung: Dạng mạch như hình 4. 23 Giảng viên: Trương Văn Tám MẠCH ĐIỆN TỬ BÀI TẬP CUỐI CHƯƠNG IV ****** Bài 1: Cho mạch điện như hình 4. 24 a/ Xác định A VNL ,