Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

105 1.1K 2
Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

ĐẠI HỌC THÁI NGUYÊN KHOA CÔNG NGHỆ THÔNG TIN Bộ môn Công nghệ điều khiển tự động LÊ HÙNG LINH TÀI LIỆU THAM KHẢO HỖ TRỢ MÔN VI XỬ LÝ CÁC HỌ VI ĐIỀU KHIỂN THẾ HỆ MỚI THÁI NGUYÊN - NĂM 2008 LỜI NÓI ĐẦU Trong phát triển đất nước nay, tự động hố đóng vai trị quan trọng Các hệ thống tự động hố ứng dụng lĩnh vực đời sống xã hội dây truyền sản xuất Để xây dựng hệ thống tự động hoá phải cần nhiều kiến thức như: Phân tích hệ thống, thiết kế đánh giá hệ thống, kiến thức phần cứng, kiến thức phần mềm… Vì địi hỏi kỹ sư tự động hố phải có kiến thức vững vàng Do nhu cầu đào tạo sinh viên học viên học mơn Tự động hố, mạnh dạn biên soạn tài liệu để phục vụ đối tượng Tài liệu mong muốn phục vụ cách hữu ích cho yêu mến mơn Tự động hố có nhu cầu sử dụng vào cơng tác thực tiễn Nội dung tài liệu gồm chương: Chương l: Cung cấp kiến thức cho vi điều khiển họ 8051 như: AT89C2051, AT89C51/52, AT89C55WD, SST89C54/58 Chương 2: Mô tả kiến thức chung họ vi điều khiển AVR: AT90S8535 AT89LS8535 Chương 3: Cung cấp vi diều khiển PSoC Vi điều khiển sử dụng nhiều cơng nghiệp Trong q trình biên soạn tài liệu, cố gắng nhiều Tuy nhiên, thời gian khả có hạn, tài liệu không tránh khỏi khiếm khuyết Chúng vui lịng biết ơn góp ý độc giả Mọi thắc mắc liên hệ với Bộ môn Điều khiển tự động - Khoa CNTT - Đại học Thái Nguyên CHƯƠNG I HỌ VI ĐIỂU KHIỂN 8051 1.1 GIỚI THIỆU CẤU TRÚC PHẦN CỨNG HỌ MCS-51 (89C51): 1.1.1 Giới thiệu họ MCS-51 * MCS họ IC (integrated circuit) vi điều khiển (Microcontroller) hãng Intel sản xuất Các IC tiêu biểu cho họ MCS-51 là: 8051, 8031, 89C51, 892051, 8751 Việc xử lý Byte toán số học cấu trúc liệu thực nhiều chê độ truy xuất liệu nhanh RAM nội Tập lệnh cung cấp bảng tiện dụng lệnh số học bit gồm lệnh cộng, trừ, nhân lệnh chia Nó cung cấp hỗ trợ mở rộng Chip dung cho biến kiểu liệu riêng biệt cho phép quản lý kiểm tra bit trực tiếp điều khiển * 89C51 vi điều khiển bit, chế tạo theo công nghệ CMOS chất lượng cao với KB EEPROM (Flash Programmable and erasable read giấy memory) Thiết bị chế tạo cách sử dụng nhớ không bốc mật độ cao ATMEL tương thích với chuẩn cơng nghiệp MCS - 51 tập lệnh chân ATMEL AT89C51 vi điều khiển mạnh (có cơng suất lớn) mà cung cấp linh động cao giải pháp giá dối với nhiều ứng dụng vi điều khiển Các đặc điểm 89C51 tóm tắt sau: * KB nhớ lập trình lại nhanh * tần số hoạt động từ: 0Hz đến 24 MHz * Timer/counter 16 Bit * 128 Byte RAM nội * Port xuất/ nhập bit * Giao tiếp nối tiếp * 64 KB vùng nhớ mã * 64 KB vùng nhớ liệu * Xử lý Boolean (hoạt động bit đơn) * 210 vị trí nhớ định vị bit 1.1.2 KHẢO SÁT SƠ ĐỒ CHÂN 89C51, CHỨC NĂNG TƯNG CHÂN 1.1.2.1 Sơ đồ chân 89C51 Hình 1.2 Sơ đồ chân IC 89C51 1.1.2.2 Chức chân 89C51 89C51 có tất 40 chân có chức đường xuất nhập Trong có 24 chân có tác dụng kép (có nghĩa chân có chức năng), đường hoạt động trường xuất nhập đường điều khiển thành phần bus liệu bus địa a Các Port: Port 0: port có chức chân 32 - 39 89C51 Trong thiết kế cỡ nhờ không dùng hộ nhớ mở rộng có chức đường I/O Đối với thiết tế cờ lần có nhớ mở rộng kết hợp bus địa bus liệu Port l: port I/O chân - Các chân ký hiệu Pl.0, P1.2, dung chủ giao tiếp với thiết bị cần Port khơng có chức khác, vập chung dùng cho giao tiếp với thiết bị bên ngồi Port 2: port có tác dụng kép chân 21 - 28 dùng đường xuất nhập byte cao bus địa thiết bị dùng nhớ mở rộng Port 3: Port port có tác dụng kép chân 10-17 Các chân port có nhiều chức cơng dụng chuyển đổi có liên hệ với đặc tính đặc biệt 89C51 bảng sau: Bit P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 Tên RXT TXD INT0\ INT1\ T0 T1 WR\ RD\ Chức chuyển đổi Chân vào liệu nôi tiếp Chân xuất liệu nôi tiếp Chân vào ngắt Chân vào ngắt Chân vào TIME/COUNTER Chân vào TIME/COUNTER Tín hiệu ghi liệu lên nhớ ngồi Tín hiệu đọc nhớ liệu ngồi b Các ngõ tín hiệu điều khiển: * Ngơ tín hiệu PSEN (program store enable): * PSEN tín hiệu ngõ chân 29 có tác dụng cho phép đọc nhớ chương trình mở rộng thường nói đến chân 0E\ (output enable) EPROM cho phép dọc byte mã lệnh * PSEN mục thấp thời gian Microcontroller 89C51 lấy lệnh Các mã lệnh chương trình đọc từ EPROM qua bus liệu chốt vào ghi lệnh bên 89C51 để giai mã lệnh Khi 89C51 thi hành chương trình ROM nội PSEN mức logic * Ngõ tín hiệu điêu khiển ALE (Address Latch Enable): • Khi 89C51 truy xuất nhớ bên ngồi, port có chức bus địa bus liệu phải tách đường liệu địa Tín hiệu ALE chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp đường địa liệu kết nói chúng với IC chốt • Tín hiệu chân ALE xung khoảng thời gian port đóng vai trị địa thấp nên chốt địa hoàn toàn tự động * Ngữ tín hiệu (External Acces): Tín hiệu vào /EA chân 31 thường dược mắc lên nguồn Nếu mức 1, 89C51 thi hành chương trình từ ROM nội khoang địa thấp Kbyte Nếu mức 0,89C51 thi hành chương trình từ nhớ mở rộng Chân /EA lấy làm chân cấp nguồn 21V lập trình cho EPROM 89C51 * Ngõ tín hiệu RST (Reset): Ngõ vào RST chân ngõ vào Reset S9C51 Khi ngõ vào tín hiệu đưa lên cao chu kỳ máy, ghi bên dược nập giá trị thích hợp đề khởi động hệ thống Khi cấp điện mạch tự động Reset * Các ngõ vào giao động X1, X2: Bộ dao động tích hợp bên 89C51 , sử dụng 89C51 người thiết kế cần kết nôi thêm thạch anh tụ hình vẽ sơ đồ Tần số thạch anh thường sư dụng cho 89C51 12 Mhz * Chân 40 (Vcc) dược lên nguồn 5V 1.1.3 CẤU TRÚC BÊN TRONG VI ĐIỀU KHIỂN 1.1.3.1 Tổ chức nhớ Bộ nhớ chíp Bộ nhớ bên ngồi Hình 1.3 Sơ đồ nhớ RAM CÁC THANH CHỨC NĂNG ĐẶC BIỆT - Bộ nhớ 89C51 bao gồm ROM RAM RAM 89C51 bao gồm nhiều thành phần: phần lưu trữ da dụng phần lưu trữ địa hóa bit, bank lhanh ghi ghi chức đặc biệt - 89C51 có nhớ theo cấu trúc Harvard: có vùng nhớ riêng biệt cho chương trình liệu Chương trình liệu chứa bên 89C51 89C51 kết nối với 64K byte nhớ chương trình 64K byte liệu Các đặc tính cần ý là: Các ghi port xuất nhập định vị (xác định) nhớ truy xuất trực tiếp giống sở địa nhớ khác Ngăn xếp bên Ram nội nhỏ so với Ram ngoại RAM bên 89C51 phân chia sau: o Các banh ghi có địa từ OOH đến IFH o RAM địa hóa bit có địa từ 20H đến 2FH o RAM đa dụng từ 30H đến 7FH o Các ghi chức đặc biệt từ 80H đến FFH a RAM đa dụng: Mặc dù hình vẽ cho thấy 80 byte đa dựng chiếm địa từ 30H đến 7FH, 32 byte từ 00H đến 1FH dùng với mục đích tương tự (mặc dù địa có mục đích khác) Mọi địa vùng RAM đa dụng truy xuất tự dùng kiểu địa trực tiếp gián tiếp b RAM truy xuất bit: - 89C51 chứa 210 bit dược địa hóa, có 128 bit có chứa byte có chứa địa từ 20F đến 2FH bit cịn lại chứa nhóm ghi có chức đặc biệt - Ý tưởng truy xuất bit phần mềm đặc tính mạnh microcontroller xử lý nhúng Các bit đặt, xóa, AND, OR, , với lệnh đơn Da số microcontroller xử lý đòi hỏi chuỗi lệnh đọc - sửa - ghi để đạt mục đích tương tự Ngồi port truy xuất bit - 128 bit truy xuất bit truy xuất byte bit phụ thuộc vào lệnh dùng c Các bank ghi: - 32 byte thấp nhớ nội dành cho bank ghi Bộ lệnh 89C51 hồ trợ ghi có tên Ro đến R7 theo mặc định sau reset hệ thống, ghi có địa từ OOH đến 07H - Các lệnh dùng ghi Ro đến R7 ngắn nhanh so với lệnh có chức tương ứng dùng kiểu địa trực tiếp Các liệu dùng thường xuyên nên dùng ghi - Do có bank ghi nên thời điểm có bank ghi truy xuất ghi Ro đến R7 để chuyển đổi việc truy xuất bank ghi ta phải thay đổi bit chọn bank ghi trạng thái 1.1.3.2 Các ghi có chức đặc biệt: - Các ghi nội 89C51 truy xuất ngầm định lệnh - Các ghi 89C51 định dạng phần RAM chíp ghi có địa (ngoại trừ ghi đếm chương trình ghi lệnh ghi khơng bị tác động trực tiếp) Cũng Ro đến R7, 89C51 có 21 ghi có chức đặc biệt (SFR: Special Function Register) vùng RAM nội từ địa 80H đến FFH * Chú ý: Tất 128 địa từ 80H đến FFH không định nghĩa, có 21 thành ghi có chức đặc biệt định nghĩa sẵn địa - Ngoại trừ ghi A dược truy xuất ngầm nói, đa số ghi có chức đặc biệt SFR địa hóa bit byte Thanh ghi trạng thái chương trình (PSW: Program Status Word): địa D0H BIT SYMBOL ADDRESS PSW.7 CY D7H Cờ nhớ PSW.6 PSW.5 PSW.4 PSW.3 AC F0 RS1 RS0 D6H D5H D4H D3H DESCRIPTION Cờ nhớ phụ Cờ Bit chọn banh ghi Bit chọn banh ghi 00 = Bank 0; address 00h ÷ 07H 01 = Bank ; address 08H ÷ 0FH 10 = Bank ; address 0H ÷ 7H PSW.2 OV D2H 11 = Bank , address 8H ÷ FH Cờ tràn PSW.1 PSW.0 P D1H D0H Dự trữ Cờ parity chẵn Chức tùng bit trạng thái chương trình: + Cờ Carry CY: Cờ nhớ có tác dụng kép Thơng thường dùng cho lệnh toán học: C = nêu phép tốn cộng có tràn phép trừ có mượn ngược lại C = nêu phép toán cộng khơng tràn phép trừ khơng có mượn + Cờ Carry phụ AC: Khi cộng giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC sét kết bit thấp nằm phạm vi điều khiển 0AH ÷ 0FH Ngược lại AC = 10 91 92 Sử dụng IDE Kiểu file đuôi mở rộng Quản lý dự án Thiết lập cho dự án Những tùy chọn cho dự án Kiểu file Đuôi Mở Rộng Khi bạn tạo dự án thư mục gốc gốc với thư mục tạo với thư mục gốc có tên lên dự án Thư mục lại Lib(thư viện), obj(đối tương), output(các tệp tạo trình xây dựng dự án) Một số định file sử dụng với phần mềm PSoC Designer: a, asm, c, cfg, dbg, h, hex .inc, lis, lst Hệ thống file dự án có dạng sau: 93 Quản lý dự án PSoC Designer bao gồm hệ thống sau: Device Editor, Application Editor Debugger Dcvice Editor Bao gồm menu cơng cụ chính, khung lựa chọn người dùng, khung sơ đồ khối module, khung Resource meter, khung thông số tính module lựu chọn 94 Application Editor Đê chuyển sang Application Editor bạn cách chuột vào Trong Application Editor bạn nhìn thấy file dự án thông qua source, cửa sổ file nguồn mở, cửa sổ trạng thái đầu 95 Debugger Nếu bạn hệ thống Debugger, bạn nhìn thấy cửa sổ hoạt động trình biên tập ứng dụng cộng với ghi CPU(CPU register), RAM/Bank/Flash ghi liệu nhiều cửa số biến quan sát(watch variable) 96 Thiết Lập Cho Dự Án Trong hộp thoại Project Settings bạn có lhê thay dổi đặc tính trình biên dịch PSoC Designer C Thẻ Compiler Thẻ Device Editor Thẻ Linker Thẻ Debugger 97 Thẻ Compiler Trong thẻ bạn lựa chọn trình biên dịch C, định nghĩa Macro, tối ưu hóa tốc độ cho hàm tốn học, tố ưu hóa luồng liệu trình biên dịch , phân trang RAM, nén mã Cho phép diều ngắt phát sinh module Lựa chọn kiểu cấu hình khởi tạo (Loop/direct write) 98 Thẻ Linker Với trình biên dịch C chọn thẻ Compiler bạn xác định lại ví trí vùng văn bản, liên kết mã nguồn từ project khác, thêm thư viện khác ICE Debugger Thiết đặt cổng gỡ lỗi, cổng kết nối liệt kê trường ICE connêctd to 99 Bạn phải thay đổi cổng mặc định, LTP1, ICE xung đột với máy in hay cổng khác thiết bị độc lập bạn cài đặt card mở rộng PCI/PCMClA Các Tùy Chọn Builder Compiler Debugger Device Editor Editor Toolbars Desgin Rule Checker Builder Dấu kiểm Use verbose build message để nhận thông điệp lỗi dự báo trước, lịch chọn để kích hoạt khả 100 Compiler Lựa chọn trình biên dịch Nhập thơng tin quyền sử dụng người dùng Quy định sử dụng phần mềm 101 Debugger - Các thiết dặt dể tìm lỗi với lựa chọn + PC + PC/ ghi + PC/ Timestamp Device Editor Thiết đặt công gỡ lỗi Device Editor Thiết đặt cho Design Rule Checker thực thi tự động hay không Chọ phép điều hướng thông tin Editor Thiết đặt tùy chọn lưu trữ project Cho phép tự động load file nguồn, thư viện … hay không Thiết đặt cửa sổ làm việc project load Toobars Lựa chọn cổng mà bạn muốn hiển thị hay ẩn Build MiniBar Debug MiniBar Device Editor Minibar 102 User Module Minibar Download Minibar Standard SubSystem Minibar Text Editor MiniBar Design Rule Checker Chỉ định cấp độ để thực thi Design Rule Checker Mức thang từ đến Cấp độ nhỏ có quy tắc nghiêm ngặt Tạo Một Project Tạo project 103 Các phương thức để tạo projecl Thư mục lưu project PSoC Designer cung cấp thuật sĩ để dẫn bạn tạo project Click vào New project Lựa chọn phương thức để tạo Create New Project Clone Project Create Design-Based Project 3.Đặt tên cho project xác định vùng lưu trữ 4.Cách Next 5.Lựa chọn chíp để sử dụng 6.Lựa chọn ngơn ngữ đế lập trình Tạo Project theo cách thơng thường Tạo project theo project có sẵn Tạo project với thiết kế sở Thư Mục Sao Lưu Project PsoC Designer ln trì thư mục lưu dự phòng cho project thư mục project với file chuyển đến bên nguồn Lưu lại file với phiên nhất, lưu lần cuối Để tìm hiểu kỹ PSoC tham khảo số tài liệu Internet số sách giới thiệu phần tài liệu 104 TÀI LIỆU THAM KHẢO [1] 8-bit Microcontroller with 8K Bytes In-system Programmable Flash AT90S8535 AT90LS8535 [2] 8-bit Microcontroller with 2K Bytes Flash AT89C2051 [3] 8-bit Microcontroller with 4K Bytes Flash AT89C51 [4] 8-bit Microcontroller with 20K Bytes Flash AT89C55WD [5] Automotive CY8C29466 and CY8C29666 [6] FlashFlex51 MCU SST89C54/ SST89C58 [7] PSoC Designer PSoC Programmer User Guide [8] PSoC Designer C Language Compiler User Guide [9] PSoC Designer Assembly Language User Guide [10] PSoC Designer ICE User Guide [11] Ngô Diên Tập, Họ vi điều khiển AVR [12] Tống Văn On, Họ vi điều khiển 8051 105 ... Dữ liệu Dữ liệu Dữ liệu Dữ liệu Nghỉ Bên ngồi 1 Thả nơi Dữ liệu Địa Dữ liệu Nguồn giảm Bên 0 Dữ liệu Dữ liệu Dữ liệu Dữ liệu Nguồn giảm Bên 0 Thả nối Dữ liệu Dữ liệu Dữ liệu 49 1.3 VI ĐIỀU KHIỂN... circuit) vi điều khiển (Microcontroller) hãng Intel sản xuất Các IC tiêu biểu cho họ MCS-51 là: 8051, 8031, 89C51, 892051, 8751 Vi? ??c xử lý Byte toán số học cấu trúc liệu thực nhiều chê độ truy xuất liệu. .. liên hệ với Bộ môn Điều khiển tự động - Khoa CNTT - Đại học Thái Nguyên CHƯƠNG I HỌ VI ĐIỂU KHIỂN 8051 1.1 GIỚI THIỆU CẤU TRÚC PHẦN CỨNG HỌ MCS-51 (89C51): 1.1.1 Giới thiệu họ MCS-51 * MCS họ IC

Ngày đăng: 02/03/2013, 16:58

Hình ảnh liên quan

Hình 1.2. Sơ đồ chân IC 89C51 - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.2..

Sơ đồ chân IC 89C51 Xem tại trang 5 của tài liệu.
Hình 1.8. Biểu đồ thời gian - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.8..

Biểu đồ thời gian Xem tại trang 16 của tài liệu.
Hình 1.11. Sơ đồ mode 1 - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.11..

Sơ đồ mode 1 Xem tại trang 19 của tài liệu.
Hình 1. 12. Sơ đồ Mode 2 - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1..

12. Sơ đồ Mode 2 Xem tại trang 20 của tài liệu.
Hình 1.14. Nguồn cấp xung nhịp - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.14..

Nguồn cấp xung nhịp Xem tại trang 21 của tài liệu.
Hình 1.15. Thời gian hoạt động của mode 1 - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.15..

Thời gian hoạt động của mode 1 Xem tại trang 22 của tài liệu.
Hình 1.16. Sơ đồ khối port nối tiếp - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.16..

Sơ đồ khối port nối tiếp Xem tại trang 23 của tài liệu.
Hình 1.17. Cấu trúc bên trong AT89C55WD - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.17..

Cấu trúc bên trong AT89C55WD Xem tại trang 35 của tài liệu.
Hình minh họa: 12CON(thanh ghi diều khiển bộ định thời 2) - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình minh.

họa: 12CON(thanh ghi diều khiển bộ định thời 2) Xem tại trang 37 của tài liệu.
DCEN Khi thiết lập, bit này cho phứp bộ định thời 2 được định cấu hình như một bộ đếm Tiến/ Lùi  - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

hi.

thiết lập, bit này cho phứp bộ định thời 2 được định cấu hình như một bộ đếm Tiến/ Lùi Xem tại trang 39 của tài liệu.
Hình vẽ minh họa: - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình v.

ẽ minh họa: Xem tại trang 43 của tài liệu.
Hình vẽ minh họa: DCEN=0 - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình v.

ẽ minh họa: DCEN=0 Xem tại trang 44 của tài liệu.
Hình 1. 19. Bộ định thời 2 trong chế độ máy phát tốc độ baud - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1..

19. Bộ định thời 2 trong chế độ máy phát tốc độ baud Xem tại trang 46 của tài liệu.
Hình minh hoạ: Bộ định thời 2 trong chế độ xung nhịp ra - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình minh.

hoạ: Bộ định thời 2 trong chế độ xung nhịp ra Xem tại trang 47 của tài liệu.
Hình 1.23. Tổ chức chương trình bộ nhớ SST89C54/58 - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.23..

Tổ chức chương trình bộ nhớ SST89C54/58 Xem tại trang 51 của tài liệu.
Hình 1.26. Tổ chứ cô nhớ trong thanh ghi chức năng của Flashnex51 - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.26..

Tổ chứ cô nhớ trong thanh ghi chức năng của Flashnex51 Xem tại trang 53 của tài liệu.
Hình 1.24. SST89C54/58 Tổ chức lại bộ nhớ Hình 1.25. SST89C54/58 sắp xếp lại                   chương trình                                       chương trình tổ chức bộ nhớ   - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 1.24..

SST89C54/58 Tổ chức lại bộ nhớ Hình 1.25. SST89C54/58 sắp xếp lại chương trình chương trình tổ chức bộ nhớ Xem tại trang 53 của tài liệu.
Hình 2.1. Sơ đồ chân AT90S8535 - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2.1..

Sơ đồ chân AT90S8535 Xem tại trang 61 của tài liệu.
Hình 2.2. Sơ đồ khối AT90S8535 - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2.2..

Sơ đồ khối AT90S8535 Xem tại trang 62 của tài liệu.
Hình 2.4. Cấu trúc AT90S8535 AVR RISC - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2.4..

Cấu trúc AT90S8535 AVR RISC Xem tại trang 66 của tài liệu.
Hình 2.6. Sự hoạt động của thanh ghi đan ăng trong AVR CPU - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2.6..

Sự hoạt động của thanh ghi đan ăng trong AVR CPU Xem tại trang 68 của tài liệu.
Hình 2.8. Thanh ghi X-, Y-, Z - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2.8..

Thanh ghi X-, Y-, Z Xem tại trang 69 của tài liệu.
Hình 2. 10. Thanh ghi địa chỉ trực tiếp, hai thanh ghi - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2..

10. Thanh ghi địa chỉ trực tiếp, hai thanh ghi Xem tại trang 70 của tài liệu.
Hình 2. 12. Địa chỉ dữ liệu trực tiếp - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2..

12. Địa chỉ dữ liệu trực tiếp Xem tại trang 71 của tài liệu.
Hình 2. 15 Địa chỉ dữ liệu gián tiếp với sự giảm bót - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2..

15 Địa chỉ dữ liệu gián tiếp với sự giảm bót Xem tại trang 72 của tài liệu.
Hình 2.18. Sự định vị bộ nhớ chương trình gián tiếp - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2.18..

Sự định vị bộ nhớ chương trình gián tiếp Xem tại trang 73 của tài liệu.
Hình 2.2 0: Tìm nạp lệnh và thực hiện lệnh song song - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Hình 2.2.

0: Tìm nạp lệnh và thực hiện lệnh song song Xem tại trang 74 của tài liệu.
Bảng 2.2. Sự xác 1ập 1ại và các véctơ ngắt - Tài liệu tham khảo hỗ trợ môn vi xử lý các họ vi điều khiển thế hệ mới

Bảng 2.2..

Sự xác 1ập 1ại và các véctơ ngắt Xem tại trang 79 của tài liệu.

Từ khóa liên quan

Tài liệu cùng người dùng

Tài liệu liên quan