KHOA CÔNG NGHỆ THÔNG TIN BÁO CÁO ĐỒ ÁN TỐT NGHIỆP ĐỀ TÀI: NGHIÊN CỨU VÀ ĐÁNH GIÁ HIỆU QUẢ TÍCH HỢP TRÊN CƠNG NGHỆ FPGA THUẬT TỐN MẬT MÃ CRYPT(D_128) Giáo viên hướng dẫn: NỘI DUNG BÁO CÁO Phần 1: Nội dung thuật toán Crypt(D_128) Phần 2:Tổng quan cơng nghệ FPGA – VHDL Phần 3: Hiệu tích hợp thuật tốn cơng nghệ FPGA Thuật tốn Crypt_D128 thuật toán mật mã mới, xây dựng mạng hoán vị thay điều khiển Mạng hoán vị thay điều khiển xây dựng sỡ mạng hoán vị thay thay Các thuật toán mật mã xây dựng mạng hoán vị thay DES, RIJNDAEL, BLOWFISH Trên sỡ mạng hoán vị thay nguời ta xây dựng mạng hoán vị thay điều khiển Ý tưởng chính việc xây dựng khối các hộp thay thế điều khiển (CP) phân tầng là phần tử chuyển mạch sở P2/1 thực hiện điều chỉnh hoán đổi vị trí của bit đầu vào, P2/1 BF biểu diễn Dựa vào F21 người ta xây dựng F22 để phù hợp với việc cài đặt công nghệ FPGA Với phần tử CE F22 đầu tương ứng la: Trên thực tế, phần tử F2/2 phần tử sau: (d,e,g,h); (d,e,g,i); (d,e,h,g); (d,e,h,j); (d,e,i,g); (d,e,i,j); (d,e,j,h); (d,e,j,i); (d,f,g,h); (d,f,g,i); (d,f,h,g); (d,f,h,j); (d,f,i,g); (d,f,i,j); (d,f,j,h); (d,f,j,i), e g h b d b c F2/2 e F′2/2 v=0 v=1 v=0 v=1 z=0 z=0 z=1 z=1 • Với mục đích tăng hiệu ứng thác lũ, thuật toán sử dụng dạng phần tử điều khiển (F2/2, F’2/2) lớp F2/2 Phần tử thứ lựa chọn theo tiêu chí đảm bảo tính phi tuyến cực đại, phần tử thứ đảm bảo tính phân tán bít lối xuất thay đổi bít lối vào Để xây dựng thuật toán, trước tiên cần xây dựng khối toán tử F64/384 F-164/384 Các khối toán tử xây dựng sở khối toán tử F8/24 F-18/24  Các khối toán tử F64/384 F-164/384 thực kết hợp F64/192 ° I1 ° F-164/192 (nghĩa thực liên tiếp biến đổi F64/192, I1 F-164/192), khối tốn tử F64/192 F-164/192 điều khiển véctơ nhị phân độc lập Cấu trúc FPGA Logic Block Tài nguyên kết nối I/O cell 16 Phần 2: Ngơn ngữ lập trình VHDL Giới thiệu VHDL (VHSIC Hardware Description Language) ngơn ngữ lập trình sử dụng để mơ tả hệ thống điện tử số Ưu điểm VHDL: tính phổ biến, hỗ trợ nhiều cơng nghệ phương pháp thiết kế, có khả mơ tả mở rộng, khả trao đổi kết quả, khả sử dụng lại thiết kế hỗ trợ thiết kế hệ thống mức lớn Các cấu trúc sở VHDL Trong VHDL, hệ thống số trừu tượng hóa gọi entity (thực thể) Để mô tả thực thể, VHDL cung cấp kiểu kiến trúc sở khác nhau, bao gồm : thực thể (entity), kiến trúc (architecture), gói (pakage), cấu hình (configuration) thư viện (library) Một thực thể bao gồm phần khai báo thực thể (entity declaration) phần thân kiến trúc (architecture body) - Khai báo thực thể mô tả giao diện thực thể với môi trường bên ngồi Nó bao gồm khai báo cổng, khai báo - Thân kiến trúc cho biết chức thực thể Nó xác định quan hệ đầu vào đầu ra, biểu diễn theo kiểu hành vi, dòng liệu cấu trúc Phần khai báo cấu hình sử dụng để tạo cấu hình cho thực thể Nó ràng buộc phần thân kiến trúc với nhiều thân kiến trúc khác kết hợp với thực thể, hợp phần sử dụng thân kiến trúc với thực thể khác Một thực thể có nhiều cấu hình khác Các gói sử dụng với mục đích tập hợp phần tử chia sẻ hai hay nhiều đơn vị thiết kế (các phần tử dùng chung) Nó có chứa kiểu liệu, hay chương trình dùng chung thiết kế Gói bao gồm hai phần khai báo gói thân gói Các thư viện nơi lưu giữ phần tử thiết kế Các phần tử lưu giữ sử dụng cho bước mô giống việc sử dụng phần tử khai báo thiết kế khác Một thư viện thiết kế chứa đóng gói, thực thể, kiến trúc cấu hình Phần 3: Hiệu tích hợp thuật tốn cơng nghệ FPGA Kết sử dụng tài nguyên với con: xc4vsx35-12ff668 Kết sử dụng tài nguyên với con: xc4vsx55-12ff1148 ...NỘI DUNG BÁO CÁO Phần 1: Nội dung thuật toán Crypt(D_ 128) Phần 2:Tổng quan công nghệ FPGA – VHDL Phần 3: Hiệu tích hợp thuật tốn cơng nghệ FPGA Thuật toán Crypt_D128 thuật toán mật mã mới, xây... dựng mạng hoán vị thay điều khiển Mạng hoán vị thay điều khiển xây dựng sỡ mạng hoán vị thay thay Các thuật toán mật mã xây dựng mạng hoán vị thay DES, RIJNDAEL, BLOWFISH Trên sỡ mạng hoán vị thay... lối vào Để xây dựng thuật tốn, trước tiên cần xây dựng khối toán tử F64/384 F-164/384 Các khối toán tử xây dựng sở khối toán tử F8/24 F-18/24  Các khối tốn tử F64/384 F-164/384 thực kết hợp